“无锡沐创集成电路设计有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果58个，建议您升级VIP下载更多相关专利

[发明专利]内存流量控制方法、装置、存储介质及电子设备-CN202110987291.8有效
发明人：朱敏 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-08-26 - 公布日： 2022-09-09 - 主分类号： H04L47/27 文献下载
摘要：本申请涉及计算机技术领域，具体涉及一种内存流量控制方法、装置、存储介质及电子设备，包括：从当前时刻起对每个虚拟通道按照预设时间窗口获取每个时间窗口的流量值；结合预设时间窗口确定每个时间窗口的实时流量值；计算每个虚拟通道在所有时间窗口总时间内的总流量值；计算所有虚拟通道在所有个时间窗口总时间内的总流量值；再结合预先确认的内存总量和每个虚拟通道的内存量对每个虚拟通道进行条件判定；将通过判定的虚拟通道内的报文丢弃，继续传输下一个报文。通过条件式判定是否丢弃虚拟通道内的报文，不仅避免了因流量拥塞造成的丢包，还能够及时空出虚拟通道，继续进行数据传输，避免了流量通道的无效占用，提高了数据传输效率。
内存流量控制方法装置存储介质电子设备

[发明专利]一种信息安全芯片-CN202210597796.8在审
发明人：朱敏;范炯;孙进军 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2022-05-30 - 公布日： 2022-08-30 - 主分类号： G06F21/72 文献下载
摘要：本发明公开了一种信息安全芯片，涉及加密技术领域，该信息安全芯片中，处理器向包含预处理单元和加解密单元的控制器发送携带包含目标加解密算核IP、目标功能、目标工作模式和附加参数在内的加解密配置参数的加解密请求数据包，预处理单元按照加解密配置参数对应的数据结构读取原始数据流，并按照加解密配置参数对应的数据流处理方法进行预处理，加解密单元根据加解密配置参数使能内置的众多加解密算核IP中的目标加解密算核IP并结合密钥执行目标功能完成数据处理，该芯片利用加解密算法、工作模式和数据流处理的三者协同工作，在保有硬件加密芯片速度快、安全性高的优点的基础上，克服解密方式单一和开发难度大的缺陷。
一种信息安全芯片

[发明专利]随机信号生成装置和物理不可克隆函数生成系统-CN202111226082.8有效
发明人：朱敏;杨博翰;孙进军 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-10-21 - 公布日： 2022-08-19 - 主分类号： G06F7/58 文献下载
摘要：本发明提供了一种随机信号生成装置和物理不可克隆函数生成系统。其中，包括：动态时钟发生器，用于为输入寄存器、信号生成单元和输出寄存器提供时钟信号；输入寄存器，用于将时钟信号发送至信号生成单元；信号生成单元，用于根据时钟信号的频率生成第一输出值和第二输出值，并将第一输出值和第二输出值发送至输出寄存器中；比较器，用于从输出寄存器中获取第一输出值和第二输出值，基于第一输出值、第二输出值和正确值生成随机信号。该方式具有简单稳定性高的优势；信号生成单元以工作在一个相对较低的工作频率，因此可以有效避免计数器失败的问题；可以有效提高PUF结构的复杂度和随机性,提高了PUF应对建模攻击的能力。
随机信号生成装置物理不可克隆函数系统

[发明专利]加密算法的快速计算设备和系统-CN202110576222.8在审
发明人：朱敏 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-05-25 - 公布日： 2022-05-17 - 主分类号： G06F15/78 文献下载
摘要：本发明提供了一种加密算法的快速计算设备和系统，涉及加密技术领域，该加密算法的快速计算设备包括可重构单元阵列，以及分别与可重构单元阵列连接的主控制器和模乘控制器；其中，可重构单元阵列包括预设排列顺序的多个算子；主控制器用于控制可重构单元阵列进行密钥计算操作；其中，密钥计算操作包括签名操作、验签操作、加密操作和解密操作的一种或多种；模乘控制器用于针对预设排列顺序，对可重构单元阵列的多个算子进行逻辑结构的控制；可重构单元阵列用于通过多个预设排列顺序的算子进行动态的密钥计算操作。本发明可以提高加密算法的计算速度，平衡了计算功耗，提升了加密计算时的抗攻击能力。
加密算法快速计算设备系统

[发明专利]加密算法的加速计算方法、装置和阵列单元算子系统-CN202110575856.1在审
发明人：朱敏 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-05-25 - 公布日： 2022-05-17 - 主分类号： G06F15/78 文献下载
摘要：本发明提供了一种加密算法的加速计算方法、装置和阵列单元算子系统，涉及加密技术领域，该方法应用于可重构计算阵列；可重构计算阵列包括多个算子；该方法包括：按照预设处理时序确定算子计算周期；预设处理时序用于确定算子的计算进程；基于加密算法的输入字节数确定阵列单元；在算子计算周期中，基于阵列单元进行算子动态计算，以便对加密算法进行加速计算。本发明可以提高加密算法的计算速度，平衡了计算功耗，提升了加密计算时的抗攻击能力。
加密算法加速计算方法装置阵列单元算子系统

[发明专利]一种多熵源硬件真随机数发生器的熵源电路版图结构-CN202111645019.8在审
发明人：朱敏;朱文昭;杨博翰;吴有余 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-12-29 - 公布日： 2022-04-19 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种多熵源硬件真随机数发生器的熵源电路版图结构，涉及半导体集成电路技术领域，该版图结构包括：P型衬底以及P型衬底表面的多个独立的N型阱区，若干组独立的熵源电路分别制作于各个N型阱区内，从物理根本上降低不同熵源电路之间相互串扰的问题；每个N型阱区内形成有P型的隔离阱区，隔离阱区的底部和四周均被N型阱区包围实现隔离，熵源电路中的NMOS器件均为隔离型NMOS器件且制作形成于隔离阱区内，利用N型阱区的第二深阱区域与环形的第一浅阱区域相互配合形成一个立体容器，就可以将P型的隔离阱区围在里面，从而从物理上阻断了P型阱区直接与P型衬底的接触，减小熵源电路不同部分之间的噪声影响。
一种多熵源硬件随机数发生器电路版图结构

[发明专利]通信加密系统、方法、存储介质及电子设备-CN202111636420.5在审
发明人：朱敏;李江 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-12-29 - 公布日： 2022-04-12 - 主分类号： H04L9/40 文献下载
摘要：本申请涉及通信加密技术领域，具体涉及一种通信加密系统、方法、存储介质及电子设备，包括：借用单元，用于将通信加密系统的IP地址设定为内部网络中交换机的IP地址；与所述借用单元相连的透传单元，用于使用交换机的IP地址，通过所述路由器与对端网络设备进行数据交互；与所述透传单元相连的密钥单元，用于按照预设加密规则对从交换机接收的数据进行加密，以及对从路由器接收的数据进行解密。本申请通过借用IP地址的方式，在交换机和路由器之间添加通信加密系统，在不改变原有网络结构的情况下，实现了数据交互的加密。
通信加密系统方法存储介质电子设备

[发明专利]命令行执行方法、系统、存储介质及电子设备-CN202111638515.0在审
发明人：朱敏;李江;吴有余 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-12-29 - 公布日： 2022-04-08 - 主分类号： G06F8/41 文献下载
摘要：本申请涉及数据处理技术领域，具体涉及一种命令行执行方法、系统、存储介质及电子设备，包括：接收用户输入的命令语句；将所述命令语句转化为动态库功能函数格式的命令行功能；将所述命令行功能加载到管理器命令树中；执行所述管理器命令树。本申请通过动态库功能函数格式进行命令行解析和加载，可以被Java、Php等语言调用，便于在不同使用环境中应用，具有良好的扩展性和跨平台应用条件，命令行管理器采用命令树结构执行命令行功能，可以方便的增加或删减命令行功能，进一步提高了扩展性。
命令行执行方法系统存储介质电子设备

[发明专利]兼容SM4和AES算法S盒的实现方法和电路模块-CN202110774994.2有效
发明人：朱敏 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-07-08 - 公布日： 2022-03-11 - 主分类号： H04L9/06 文献下载
摘要：本发明提供兼容SM4和AES算法S盒的实现方法和电路模块。其包括：设计获得两种算法共享的辅助S盒S辅助(x)=A1•x‑1+a1；将输入数据x分成两路：第一路数据x和第二路数据x，第一路数据x先进行线性变换TSM4(x)=A•x+a，随后将TSM4(x)进行辅助S盒运算SSM4(x)=S辅助(x)TSM4(x)，从而获得S盒SSM4(x)=A1(A•x+a)‑1+a1；第二路数据x直接进行辅助S盒运算SAES辅助(x)=A1•x‑1+a1，随后将SAES辅助(x)进行线性变换TAES(x)=Bx+b，从而获得S盒SAES(x)=B1 x‑1+b1，其中，B1=BA1，b1=Ba1。
兼容 sm4 aes 算法实现方法电路模块

[发明专利]一种基于BootRom功能扩展的嵌入式系统启动方法-CN202111214553.3在审
发明人：朱敏;张继璠;黄静波 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-10-19 - 公布日： 2022-03-01 - 主分类号： G06F8/41 文献下载
摘要：本发明公开了一种基于BootRom功能扩展的嵌入式系统启动方法，涉及芯片技术领域，该方法通过BootRom从外部存储器中读取扩展模块并加载到内存中，扩展模块内部包含扩展程序的操作指令；解析扩展模块并运行操作指令、执行扩展模块包含的扩展程序；执行完成扩展模块包含的扩展程序后，返回继续执行BootRom程序。本发明的方法通过软件可重定位代码的编译技术，将扩展程序编译成模块存储在外部存储设备中，BootRom通过加载运行程序模块的方式实现功能扩展，可以替代配置信息实现更复杂的逻辑，可以实现BootRom执行流程的动态调整，并且编写程序的方式可以更灵活的实现功能扩展。
一种基于 bootrom 功能扩展嵌入式系统启动方法

[发明专利]混合粒度的计算电路模块和计算系统-CN202110831241.0在审
发明人：朱敏 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-07-22 - 公布日： 2021-10-01 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种混合粒度的计算电路模块和计算系统，该混合粒度的计算电路模块包括：运算单元，用于负责执行相关指令；取指单元，用于负责取出指令以交由所述运算单元执行；解码单元，用于负责对指令进行解码以交由所述运算单元执行；载入/存储单元，用于负责载入、存储相关信息；其中，运算单元包括：通用运算单元，用于实现通用类型的指令；细粒度可重构运算单元，用于实现bit级别的可重构指令；粗粒度可重构运算单元，用于实现byte级别的可重构指令。本发明的混合粒度的计算电路模块实现了三种基本指令类型：通用指令、细粒度可重构指令以及粗粒度可重构指令，从而通过进一步的组合，最终可以提供七种类型的指令，极大的丰富了适用的场景。
混合粒度计算电路模块系统

[发明专利]基于可重构芯片的网络数据包处理的编程方法-CN202011264871.6有效
发明人：朱敏 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2020-11-12 - 公布日： 2021-06-18 - 主分类号： G06F8/20 文献下载
摘要：本发明提供一种基于可重构芯片的网络数据包处理的编程方法，其按照数据包的处理逻辑分别设计以下三个程序模块：数据包接收程序模块，用于实现数据包的接收和存储；数据包处理程序模块，用于针对数据包处理需求设计相应的回调函数，以生成用于可重构芯片的相应配置信息，从而通过配置可重构芯片的处理逻辑来对数据包进行处理；数据包发送程序模块，用于在数据包处理完成后进行数据包的发送。本发明的编程方法基于可重构芯片，专门针对可重构芯片的软件、硬件双可编程性进行了优化，能最大程度体现可重构技术的优越性，而且本编程方法是模块化的，从而具有可重用性高、代码可读性好、可维护性好的特点。
基于可重构芯片网络数据包处理编程方法

[发明专利]协议处理系统和协议数据处理方法-CN202110169836.4在审
发明人：朱敏 -专利权人： 无锡沐创集成电路设计有限公司
申请日： 2021-02-04 - 公布日： 2021-06-01 - 主分类号： G06F15/80 文献下载
摘要：本申请提供一种协议处理系统和协议数据处理方法，涉及协议处理技术领域。该系统包括：依次通信连接的多个处理单元，相邻两个处理单元采用预设的硬件数据通路通信连接；多个处理单元中依次配置有预设网络协议的多个处理模块，以依次实现预设网络协议的协议数据的处理，得到协议数据对应的目标数据。通过本申请可提高芯片设计的效率。
协议处理系统数据处理方法

首页
«上一页
1
2
3
4
共 58 条