“新岸线（北京）科技集团有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]一种多时钟动态切换电路-CN201711391540.7有效
发明人：白永强;罗旻;鲍东山 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2017-12-21 - 公布日： 2023-10-13 - 主分类号： H03K5/135 文献下载
摘要：本申请公开了一种多时钟动态切换电路，本申请采用的技术方案是：时钟输入端包括慢速时钟、参考时钟、低速时钟、中速时钟和高速时钟；时钟输出端包括第一输出时钟、第二输出时钟和第三输出时钟，在时钟输入端和时钟输出端之间包括：慢速时钟切换子电路、参考时钟切换子电路、低速时钟切换子电路、中速时钟切换子电路、高速时钟切换子电路；经上述子电路输出的结果进行或运算得到输出时钟。采用本发明的技术方案能够无毛刺动态切换SoC芯片所需要的高速时钟、中速时钟、低速时钟，参考时钟和慢速时钟并产生同步时钟域时钟相位指示信号和状态，满足了SoC芯片在高性能场景和多个低功耗场景之间的时钟切换需要。
一种多时动态切换电路

[发明专利]一种提升LDPC译码器短码译码效率的方法及装置-CN202111294365.6在审
发明人：秦鹏 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2021-11-03 - 公布日： 2023-05-05 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种提升LDPC译码器短码译码效率的方法及装置，包括：将译码器的存储区域划分为M个存储区域最小模块，所述存储区域包括：第一码字存储单元、第二码字存储单元、变量节点信息存储单元、中间符号存储单元、第一译码结果存储单元、第二译码结果存储单元；根据长码和短码的最小循环矩阵倍数关系和所需存储资源的倍数关系，增加M个短码译码单元；当待译码为短码时，M个短码译码单元同时工作，多路短码码块并行译码。通过本发明提供的译码方法和译码器，使得多路短码码块并行译码，共用存储资源和核心译码器单元，能够提高短码吞吐率及短码译码效率。
一种提升 ldpc 译码器译码效率方法装置

[发明专利]一种用于嵌入式系统的变量调试方法及系统-CN202110166513.X在审
发明人：武瑞强 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2021-02-04 - 公布日： 2022-08-05 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种用于嵌入式系统的变量调试方法及系统，包括：建立变量数组，所述变量数组包括至少一个变量及变量信息，所述变量信息包括：变量名称、变量哈希值、变量的位置、变量类型；接收并解析查找指令，所述查找指令包括：查找命令，目标变量名称，目标变量的修改值；根据目标变量哈希值从所述变量数组中查找目标变量，并将目标变量的值设置为所述目标变量的修改值，本发明提供的方法能够简洁高效的实现嵌入式系统中实时修改变量。
一种用于嵌入式系统变量调试方法

[发明专利]一种实现室内无线信号覆盖的方法及装置-CN202011057150.8在审
发明人：余宗华;李文龙 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H04B7/155 文献下载
摘要：本发明公开了一种实现室内无线信号覆盖的方法及装置，包括：监控处理单元，监听基站信号并解析上下行时序、根据基站信号的上下行时序输出控制信号，所述控制信号用于控制射频信号处理单元打开上行射频链路，或下行射频链路；射频信号处理单元，依据基站信号的上下行时序对上行射频信号，或下行射频信号进行放大处理。通过本发明提供的实现室内无线信号覆盖的方法及装置，能够实现室内的终端与室外的基站进行通信，且降低成本。
一种实现室内无线信号覆盖方法装置

[发明专利]一种分布式天线系统-CN202011057168.8在审
发明人：余宗华;李文龙;荆宇 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H04B7/0426 文献下载
摘要：本发明公开了一种分布式天线系统，包括：基站，以及通过射频电缆级联的至少一个无线信号覆盖装置；基站通过射频电缆连接第一级无线信号覆盖装置，并将基站射频信号发送至第一级无线信号覆盖装置；各级无线信号覆盖装置根据基站发送的控制信号打开上行射频链路，或下行射频链路，并对射频信号进行放大处理。
一种分布式天线系统

[发明专利]一种支持流水线的实时反压方法-CN201711421419.4有效
发明人：张敬彬;张师群;罗旻;鲍东山 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2017-12-25 - 公布日： 2022-04-12 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了一种支持流水线的实时反压方法，本申请采用的技术方案是：在N级流水线的预设级上，增加相应数量的寄存器，组成乒乓结构的寄存器组；采集数据依次保存至所述乒乓结构的寄存器组中。本发明的技术方案针对N级流水线实时反压情景，增加对应的寄存器，保证流水启动的连续性，乒乓寄存器组缓存能力适应流水线长度，实现流水处理不中断。
一种支持流水线实时方法

[发明专利]一种用于迭代译码器的数据存储处理方法及装置-CN202010750450.8在审
发明人：秦鹏 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2020-07-30 - 公布日： 2022-02-18 - 主分类号： H04L1/00 文献下载
摘要：本发明提供了一种用于迭代译码器的数据存储处理方法及装置，该方法包括设置用于接收并缓存待译码数据的缓存存储器，以及用于参与译码算术逻辑单元中间计算及缓存相关数据的运算存储器；两个存储器之间设置有数据通路，用于将缓存存储器中存储的待译码数据写入运算存储器；当运算存储器收到一个码长的数据之后开始译码；当该次译码完成或达到最大迭代次数时，将缓存存储器中缓存的数据并行写入运算存储器，以进行后续的译码运算。采用本发明提供的技术方案，可节省存储空间，缓存更多的待译码数据，存储结构简捷，易扩展，数据处理效率不低于乒乓存储结构。
一种用于译码器数据存储处理方法装置

[发明专利]一种芯片封装方法及封装结构-CN202010751837.5在审
发明人：孙亚楠;罗海峰;张师群 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2020-07-30 - 公布日： 2022-02-18 - 主分类号： H01L23/15 文献下载
摘要：本发明提供了一种芯片封装方法及封装结构，芯片封装方法，包括：根据芯片的尺寸在玻璃基片上设置空腔；将芯片嵌入在所述空腔中，对芯片和/或玻璃基片进行研磨、蚀刻，使得所述芯片的正面及背面分别与玻璃基片的两面平齐；芯片正面及其相平齐的玻璃基片表面进行固化，并在表面进行布线；芯片的背面及其相平齐的玻璃基片表面涂上金属涂层。本发明提供的芯片封装方法及封装结构，可减少信号损耗，同时能够实现缩小封装体积，提供良好的散热性能。
一种芯片封装方法结构

[发明专利]一种基于硬件的可调节有损压缩的方法-CN201810093981.7有效
发明人：刘超;赵勃;王宇;张师群;罗旻;鲍东山 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2018-01-31 - 公布日： 2022-01-07 - 主分类号： H04N19/124 文献下载
摘要：本申请公开了一种基于硬件的可调节有损压缩的方法，本申请采用的技术方案是：对输入的图像进行分块，计算各个宏块的像素均值与像素极差；当像素极差大于设定阈值时，对各宏块进行量化，得到宏块变换结果参数列表；当像素极差不大于所述设定阈值时，根据像素均值设置宏块变换结果参数列表；根据宏块变换结果参数列表得到图像压缩参数列表，对图像压缩参数列表进行写压缩得到压缩图像文件。采用本发明的技术方案，能够使得计算量得到大幅度减小，仅用少量的加减与比较运算使得可以在硬件环境下得以方便地实现；而且本发明提供了变换阈值等可调节参数，可以更灵活地挑选适合当前需求的最优结果，适应各种不同的压缩需求。
一种基于硬件调节有损压缩方法

[发明专利]一种用于帧缓存解压的硬件容错方法和装置-CN201710312715.4有效
发明人：张敬彬;张师群;赵勃;乔岩;鲍东山 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2017-05-05 - 公布日： 2021-08-27 - 主分类号： H04N19/65 文献下载
摘要：本发明公开了一种用于帧缓存解压的硬件容错方法和装置，包括：解压压缩头，从压缩头中获取压缩体的大小信息；根据压缩头中的压缩体的大小信息读取相应大小的压缩数据至缓存区中并解压；比较压缩头中的压缩体的大小信息和解压压缩数据所消耗的实际压缩数据的大小信息，小于则进入解压匮乏状态，将解压完成时的压缩数据中压缩子块的标号以及后续所有压缩子块的标号对应的每个数据有效采集标志均置为有效；大于则进入解压富余状态，通过更新读指针来消耗完缓存区中的剩余数据。在帧缓存解压技术中采用硬件容错机制，能够避免在运行过程中由于系统不稳定而导致出现系统挂死现象，错误不扩散，使得SOC的运行更加健壮和流畅。
一种用于缓存解压硬件容错方法装置

[发明专利]一种视频数据的压缩存储方法及装置-CN201611237039.0有效
发明人：张敬彬;张师群;赵勃;罗旻;鲍东山 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2016-12-28 - 公布日： 2021-08-03 - 主分类号： H04N19/423 文献下载
摘要：本发明提供了一种视频数据的压缩存储方法，包括将视频数据压缩处理后，得到数据块头部和数据块体；将所述数据块头部和数据块体一并存放到预定的存储空间；设置指示标识用于指示相应的数据块压缩大小，并且按照光栅扫描在内存中固定比特数存储；基于总线带宽确定压缩数据块的存储基本单位，并按照存储基本单位以及光栅扫描顺序存放压缩数据块。还提供了用于存储视频数据的存储装置。同样性能要求下，所需高速缓存cache空间是原来的1/4,同时cache路数是原来的1/4,cache路的数量大大减少直接导致硬件实现逻辑级数减少，有利于后端时序收敛，能够运行到更高的频率，显著地提高性能。
一种视频数据压缩存储方法装置

[发明专利]一种对抽取滤波器进行多相分解滤波的方法及装置-CN201911228393.0在审
发明人：杨浩 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2019-12-04 - 公布日： 2021-06-04 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种对抽取滤波器进行多相分解滤波的方法及装置，包括：对输入高采样率串行信号进行延时抽取，得到M路低采样率并行信号；M路低采样率并行信号通过M个子滤波器分别进行滤波；滤波后的M个子滤波器的输出合成一路输出信号为抽取滤波器的输出信号。本发明对抽取滤波器进行多相分解滤波的方法及装置，在抽取滤波时兼顾自身对高采样率的数字信号处理，能够降低后级处理速率，降低多级抽取滤波器的资源需求和功耗。
一种抽取滤波器进行多相分解滤波方法装置

[发明专利]一种用于LDPC译码的优化方法-CN201911157815.X在审
发明人：秦鹏 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2019-11-22 - 公布日： 2021-05-25 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了用于LDPC译码的优化方法，本发明提供的方案中对硬判决值cw进行标记，使得每次代中同一位置的硬判决值cw仅写入一次，每行校验只要使用同一位置cw值，以按照第一次写入的值为准,每行产生的chk_err都会传播下去，确认校验通过。这样就可避免“假”成功的现象。另外，引入了乒乓的硬判决存储模块CWRAM，每次校验是在上次迭代后CWRAM已经更新之后进行，这样保证只要CW*HT＝0，那么这个CWRAM中存储的就一定是正确的译码结果。从而避免了因为使用每个位置的第一次值进行校验，而导致需要多次迭代的可能性。从而提高这个码块的译码成功概率及效率，还能节省功耗。
一种用于 ldpc 译码优化方法

[发明专利]一种用于LDPC解码器的数据存储方法及装置-CN201911107010.4在审
发明人：秦鹏 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2019-11-13 - 公布日： 2021-05-14 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了一种用于LDPC解码器的数据存储方法及装置，该方法包括:设置若干个RAM构成的存储器RAM池，用于存储待译码软信息数据；根据LDPC解码器所支持的码长和码率设置RAM的颗粒度；根据码长除以循环子矩阵阶数T的公因子得到RAM的总行数设置为RAM的深度；基于当前待解码的码长、码率并根据预定的逻辑调度RAM池中的RAM，用于缓存相应的待解码软信息数据。本发明中单位子RAM的大小是按照LDPC各种码长设置的，尺寸更合理，单位RAM的利用率更高；采用RAM池，而不是简单的乒乓RAM组的方式，有助于按照码长动态分配RAM的组合，从而适应各种码长下RAM大小的需求，使得LDPC的软信息存储RAM模块化，从而方便穷举验证，而且每个RAM颗粒的控制简捷，易于实现更高速的RAM。
一种用于 ldpc 解码器数据存储方法装置

[发明专利]一种可快速唤醒的自适应芯片电源开关网络电路-CN201910767541.X在审
发明人：黄谦;鲁超;张师群 -专利权人： 新岸线（北京）科技集团有限公司
申请日： 2019-08-20 - 公布日： 2021-02-26 - 主分类号： H03K17/04 文献下载
摘要：本发明公开了一种可快速唤醒的自适应芯片电源开关网络电路，包括：N条并行的级联链条；当所有级联链条都开启并传递至各级联链条的最后一级，睡眠唤醒完毕；一个嵌入式电压传感器，用于对电源网络VDD进行实时采样；比较器，用于将嵌入式电压传感器的输出的采样值与预先设置的IR压降阈值进行比较，实现对VDD的IR压降进行实时观测，能够减少电源开关网络的时延，自适应的最大限度的提高唤醒相应速度。
一种快速唤醒自适应芯片电源开关网络电路

1
2
下一页»
尾页
共 20 条