“成都博宇利华科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]一种可变采样率的模数转换数据传输方法-CN202311141645.2在审
发明人：丁亮 -专利权人： 成都博宇利华科技有限公司
申请日： 2023-09-06 - 公布日： 2023-10-13 - 主分类号： H03M1/12 文献下载
摘要：本发明公开了一种可变采样率的模数转换数据传输方法，涉及通信技术领域，每个模数转换器在采样时钟下产生数据并写入第一异步FIFO，在第一异步FIFO有数据时通过串行互连接口发送数据到对应的第二异步FIFO，读侧以采样时钟还原出数据流；当模数转换器的采样率切换时，停止写入第一异步FIFO，进入复位状态，接收侧也停止读取第二异步FIFO，进入复位状态，当该模数转换器修改了采样率的配置重新进入正常采样状态，第一异步FIFO和第二异步FIFO解除复位状态。本发明在采样率切换时，串行链路无需断开，采样率切换只需修改涉及模数转换器部分的锁相环配置，高速串行链路配置无需修改，链接继续保持。
一种可变采样率转换数据传输方法

[发明专利]一种基于FPGA芯片计算信号频谱的方法及系统-CN202010612970.2有效
发明人：陈永星 -专利权人： 成都博宇利华科技有限公司
申请日： 2020-06-30 - 公布日： 2023-09-19 - 主分类号： G06F17/14 文献下载
摘要：本发明公开了一种基于FPGA芯片计算信号频谱的方法，包括：步骤S100：选择窗函数，设置加窗点数，对输入信号进行加窗处理；步骤S200：对加窗后的信号进行快速傅里叶变换，将时域信号转换到频域；步骤S300：对快速傅里叶变换后的数据取模，并求对数，通过换底公式得到信号功率谱。还公开了一种基于FPGA芯片计算信号频谱的系统，包括控制模块、加窗模块、FFT变换模块和功率谱计算模块。本发明综合利用了窗函数、快速傅里叶变换、基于反向双曲正切cordic求对数，使得FPGA可以直接计算出频谱数据，并且有着计算速度快、消耗硬件资源少、计算结果精度高等优点。
一种基于 fpga 芯片计算信号频谱方法系统

[发明专利]一种基于JESD204B的时统信息传输方法-CN202211417034.1有效
发明人：张希云 -专利权人： 成都博宇利华科技有限公司
申请日： 2022-11-14 - 公布日： 2023-04-04 - 主分类号： H04L7/00 文献下载
摘要：本发明公开了一种基于JESD204B的时统信息传输方法，涉及数据传输技术领域，包括在JESD采样数据中确定控制位的位置并插入控制位；定义时统信息帧的格式和帧长度，时统信息帧包括特征Identity位、锁定指示、秒脉冲信号、年月日时分秒和结束位，Identity位作为接收解码侧的边界检测识别，接收解码侧一旦检测到设定的ID码，则进行时统信息帧接收解析；接收解码侧接收到授时时统信息传输请求时，在采样数据的控制位连续执行m次的时统信息帧插入操作，m等于帧长度。本发明采样数据的时间精度更高，能够减少秒脉冲信号的延时，精确插入秒脉冲等时戳信息有助于分析线路延时。
一种基于 jesd204b 信息传输方法

[发明专利]实现多PCIE设备共享DMA链表的系统及方法-CN202211545781.3有效
发明人：丁亮 -专利权人： 成都博宇利华科技有限公司
申请日： 2022-12-05 - 公布日： 2023-03-07 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了实现多PCIE设备共享DMA链表的系统及方法，涉及数据通信技术领域，包括系统内存地址映射表、资源分配模块、多个事务层数据包TLP发送引擎和DMA完成链表，其中：系统内存地址映射表的每个地址对应映射一段上位机系统内存的DMA地址；资源分配模块轮询TLP发送引擎的FIFO状态执行仲裁操作，将数据和地址写入选中的TLP发送引擎的FIFO；在FIFO非空时，从FIFO读取数据组成TLP发给PCIE设备端，在FIFO的中断标志位置位时，发完当前数据后产生一个完成表项，写入DMA完成链表，触发中断上位机。本发明实现更高性能的传输性能，充分利用了上位机资源，上位机驱动程序无需再数据重组。
实现 pcie 设备共享 dma 系统方法

[实用新型]一种便携式机箱壳体以及便携式机箱-CN202222816054.8有效
发明人：熊泽军;陈勇 -专利权人： 成都博宇利华科技有限公司
申请日： 2022-10-25 - 公布日： 2023-02-21 - 主分类号： G06F1/18 文献下载
摘要：本实用新型公开了一种便携式机箱壳体以及便携式机箱，机箱壳体包括机箱顶板、机箱底板以及位于四周的机箱侧板，壳体呈扁平式设计，其底部设置有支撑部件，机箱底板上开设有进风孔；机箱中部水平设置有隔板，从而将壳体内部分隔为上层腔体和下层腔体，隔板上设置有若干通风孔；机箱侧板上开设有将下层腔体热量排出的第一出风孔以及将上层腔体热量排出的第二出风孔。本实用新型的机箱壳体从底部进风，侧面出风，且出风孔倾斜向下设置，防淋雨效果优异。机箱壳体呈扁平式设计，机箱内部的零部件平铺式的安装在隔板上，出风风道可以设计的更长，更容易将零部件产生的热量吹出壳体。隔板的设计为壳体内提供了更多的安装位置，有助于缩小机箱的体积。
一种便携式机箱壳体以及

[外观设计]便携式机箱-CN202230706265.9有效
发明人：熊泽军;陈勇 -专利权人： 成都博宇利华科技有限公司
申请日： 2022-10-25 - 公布日： 2023-02-21 - 主分类号： 14-02 文献下载
摘要：1.本外观设计产品的名称：便携式机箱。2.本外观设计产品的用途：电脑机箱。3.本外观设计产品的设计要点：在于产品的形状。4.最能表明设计要点的图片或照片：立体图。
便携式机箱

[发明专利]一种高精度信息戳标记方法-CN202211165311.4有效
发明人：丁亮 -专利权人： 成都博宇利华科技有限公司
申请日： 2022-09-23 - 公布日： 2022-12-13 - 主分类号： G06F5/06 文献下载
摘要：本发明公开了一种高精度信息戳标记方法，涉及电子测量技术领域，包括采集数据流经过位宽拼接后，将拼接后的数据和附加信息位在每个采样时钟下写入异步FIFO；在每个处理时钟下当异步FIFO非空时，每次读出设定长度的数据，插入附加信息戳，形成在数据流中插入附加信息戳的数据格式，实现一段数据才有一个附加信息戳，其中处理时钟频率Fc*N采样时钟频率Fs。本发明每隔一定长度的采样数据插入一个附加信息戳，后期根据附加信息戳和采样点数计算每个采样点对应的信息戳，相比每个采样点都有一个附加信息，本发明的采样点的信息精度同样很高，而且芯片传输存储处理的数据量会减小很多，便于常规的传输和信息存储。
一种高精度信息标记方法

[发明专利]基于时域处理的采集数据连续性检测方法及检测系统-CN201811496507.5有效
发明人：王瑞 -专利权人： 成都博宇利华科技有限公司
申请日： 2018-12-07 - 公布日： 2022-09-27 - 主分类号： H04L43/08 文献下载
摘要：本发明属于信号处理领域，公开了一种基于时域处理的采集数据连续性检测方法及检测系统,所述方法包括如下步骤：S1：接收来自人机交互界面的设置参数；S2：判断数据是否为实时数据；S3：使用数据解析模块对数据进行解析；S4：使用数据整理模块对解析后数据进行格式整理；S5：使用数据处理模块对格式整理后的数据进行处理，获取处理结果；S6：判断处理结果是否超过门限阈值；S7：判断是否接收到继续检测信号；本发明解决了现有技术存在的成本高和检测效率低的问题。
基于时域处理采集数据连续性检测方法系统

[实用新型]一种实现PCB低温启动与高温散热的结构-CN202121807038.1有效
发明人：刘浩 -专利权人： 成都博宇利华科技有限公司
申请日： 2021-08-04 - 公布日： 2022-01-07 - 主分类号： H05K7/20 文献下载
摘要：本实用新型公开了一种实现PCB低温启动与高温散热的结构，包括PCB，所述PCB的被加热器件和高温散热芯片上方设置有PCB散热器，所述PCB散热器粘连有加热膜，被加热器件处于所述加热膜的热辐射范围内，所述加热膜的一端连接接线端子公座，所述接线端子公座电连接接线端子母座，所述接线端子母座通过开关自动控制模块与电源连接，所述开关自动控制模块电连接温度传感器，用于控制接线端子母座与电源的连接或者断开。本实用新型实现同一PCB分别在高低温环境中正常工作，既保证了低温启动和高温散热的功能，又降低了PCB的设计难度，增加了设备可靠性，有效的解决了低温环境中设备不能正常工作的问题。
一种实现 pcb 低温启动高温散热结构

[外观设计]工控机箱(4U机箱)-CN202130502389.0有效
发明人：刘浩 -专利权人： 成都博宇利华科技有限公司
申请日： 2021-08-04 - 公布日： 2022-01-07 - 主分类号： 14-02 文献下载
摘要：1.本外观设计产品的名称：工控机箱(4U机箱)。2.本外观设计产品的用途：用于作为电子仪器产品类的机箱。3.本外观设计产品的设计要点：在于各视图上的形状。4.最能表明设计要点的图片或照片：立体图1。
机箱

[实用新型]一种新型快插式变频器及变频器机箱-CN202121808678.4有效
发明人：罗倩 -专利权人： 成都博宇利华科技有限公司
申请日： 2021-08-04 - 公布日： 2022-01-04 - 主分类号： H02M1/00 文献下载
摘要：本实用新型公开了一种新型快插式变频器及变频器机箱，变频器的两个侧边设置有推拉条，变频器的一端设置有定位孔，变频器的另一端设置有助拔锁紧器，助拔锁紧器用于实现变频器的助拔以及锁紧。变频器机箱内设有变频器结构框，变频器结构框的两个侧壁上设置有推拉槽，变频器结构框的前壁上设置有用于插拔变频器的开口，变频器结构框的后壁上设置有与变频器匹配的插接件。本实用新型能够实现变频器在机箱内快速插拔和锁紧；相对于传统变频器取出和固定方式更加方便快捷。
一种新型快插式变频器机箱

[发明专利]一种只用FPGA自身在线更新FPGA配置的方法-CN202110916688.8有效
发明人：丁亮 -专利权人： 成都博宇利华科技有限公司
申请日： 2021-08-11 - 公布日： 2021-11-16 - 主分类号： G06F9/4401 文献下载
摘要：本发明公开了一种只用FPGA自身在线更新FPGA配置的方法，将上位机与FPGA程序的上位机接口通信连接；上位机驱动程序将擦除命令、读写命令和配置文件传输至上位机接口；上位机接口将擦除命令、读写命令和配置文件传输给FLASH控制器；FLASH控制器根据擦除命令执行擦除FLASH、根据读写命令烧写配置文件到FLASH；当收到上位机的在线更新命令时，FPGA控制IO管脚输出下拉脉冲信号，program_b信号被拉低，FPGA启动FLASH加载。本发明能够实现在线更新不掉电；在受到场景限制情况下，也能实现在线更新，弥补了使用JTAG下载设备进行烧写需要开箱受场景限制的不足且没有增加额外成本。
一种只用 fpga 自身在线更新配置方法

[发明专利]一种PCIe信号处理卡的级联方法-CN202110920451.7在审
发明人：杨庸 -专利权人： 成都博宇利华科技有限公司
申请日： 2021-08-11 - 公布日： 2021-11-09 - 主分类号： G06F13/12 文献下载
摘要：本发明公开了一种PCIe信号处理卡的级联方法，将多张相同的PCIe信号处理卡通过板间数据高速级联通道级联起来，其中一张PCIe信号处理卡连接FMC子卡作为主卡，其余作为协处理卡，每张PCIe信号处理卡通过PCIe插槽与上位机通信连接；FMC子卡将采集的原始数据发送主卡进行分片和封装，封装头包含对应PCIe信号处理卡的板卡ID；主卡通过板间数据高速级联通道将全部数据传输到协处理卡，每张协处理卡处理与自身板卡ID匹配的数据，并将处理结果数据传输给上位机，上位机对数据进行重组。本发明解决了硬件加速时受限于FPGA资源的问题，实现了弹性扩展的级联通道；适用于采集场景和发射场景。
一种 pcie 信号处理级联方法

[发明专利]信号采集系统中获取每个采样点采样时刻的方法-CN202110929139.4有效
发明人：杨庸;赵行伦 -专利权人： 成都博宇利华科技有限公司
申请日： 2021-08-13 - 公布日： 2021-11-09 - 主分类号： G05B19/042 文献下载
摘要：本发明公开了信号采集系统中获取每个采样点采样时刻的方法，设置数据块的封装头中包含时间戳、上一秒的亚秒计数器最大值和上一秒采样时钟的频率计数最大值，时间戳包括秒级以上的准确时间和亚秒计数值；对FPGA本地RTC运行时钟和信号采样时钟进行频率计数；在秒脉冲到来时清零并保存上一秒的RTC亚秒计数器最大值和频率计数最大值；上位机系统在收到数据块后，缓存至少1秒的数据；根据第二秒上传数据块携带的上一秒的亚秒计数器最大值，获得基准点，再根据采样点N与基准点的采样钟周期个数距离，得到任意采样点的采样时刻。在不使用高精度和高稳定度晶振的设备中，采用本方案，将获得比常规方案更优的采样点时刻值。
信号采集系统获取每个采样时刻方法

[发明专利]一种基于索引的FPGA中DDR4包缓存的实现方法-CN201910530093.1有效
发明人：杨庸 -专利权人： 成都博宇利华科技有限公司
申请日： 2019-06-19 - 公布日： 2021-06-29 - 主分类号： G06F12/02 文献下载
摘要：本发明公开了一种基于索引的FPGA中DDR4包缓存的实现方法，该方法包括数据转换及切片处理，将切片数据写入DDR4，数据包索引管理，从DDR4中读取数据包，数据包读指令次数控制，数据转换及切片重组。本发明通过对用户数据包进行切片处理，构建数据包索引并存放进FPGA的片内索引缓存中，实现对DDR4读写操作进行管理；并且根据DDR4返回的数据帧进行切片重组管理，从而得到完整的数据包，能够大大减小FPGA内部缓存资源消耗，提高数据包缓存效率。
一种基于索引 fpga ddr4 缓存实现方法

1
2
3
下一页»
尾页
共 32 条