“张长昀”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]静态随机存取存储（SRAM）结构的制造方法-CN202211650130.0在审
发明人：温明璋;徐国修;田峻宇;吴琬瑶;张长昀;陈弘凯;洪连嵘 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-28 - 公布日： 2023-03-07 - 主分类号： H10B10/00 文献下载
摘要：本发明的实施例提供了一种制造静态随机存取存储结构的方法，包括：接收工件包括：第一鳍，设置在n型阱上方且沿着第一方向延伸，第二鳍和第三鳍，设置在p型阱上方且沿第一方向延伸，隔离部件，设置在第一鳍和第二鳍之间，第一、第二、第三和第四栅极结构，跨越第一鳍、第二鳍、第三鳍和隔离部件并且沿第二方向延伸；层间介电层设置在第一、第二、第三和第四栅极结构中的相邻栅极结构之间；在第一、第二、第三和第四栅极结构上方形成图案化掩模；使用图案化掩模作为蚀刻掩模执行第一蚀刻工艺以形成终止于隔离部件的顶表面的沟槽；执行第二蚀刻工艺以使沟槽完全延伸穿过隔离部件以形成延伸的沟槽；以及在延伸的沟槽中沉积带负电的介电材料。
静态随机存取存储 sram 结构制造方法

[发明专利]衬底和隔离结构之间的蚀刻停止层-CN201810385034.5有效
发明人：温明璋;张长昀;林献钦;陈弘凯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-26 - 公布日： 2022-06-03 - 主分类号： H01L27/092 文献下载
摘要：一种器件，包括衬底；半导体鳍，从衬底延伸；隔离结构，位于衬底上方并且横向位于半导体鳍之间；衬垫层，位于半导体鳍的侧壁和所述隔离结构之间；以及蚀刻停止层，位于衬底和隔离结构之间并且横向位于半导体鳍之间。蚀刻停止层包括与隔离结构和衬垫层的材料不同的材料。本发明的实施例还涉及衬底和隔离结构之间的蚀刻停止层。
衬底隔离结构之间蚀刻停止

[发明专利]半导体器件和制造半导体器件的方法-CN201910815947.0有效
发明人：吴以雯;李振铭;杨复凯;王美匀;张长昀;傅劲逢;王鹏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-30 - 公布日： 2022-04-19 - 主分类号： H01L21/8234 文献下载
摘要：一种方法包括提供一种结构，该结构具有位于衬底上方并且总体沿第一方向纵向定向的第一和第二鳍，以及位于第一和第二鳍上方的源极/漏极(S/D)部件；形成覆盖S/D部件的层间介电(ILD)层；至少对S/D部件之间的区域实施第一蚀刻工艺，从而在ILD层中形成沟槽；在沟槽中沉积介电材料；实施第二蚀刻工艺以选择性地使介电材料凹进；并且实施第三蚀刻工艺以选择性地使ILD层凹进，从而形成暴露S/D部件的接触孔。本发明还涉及半导体器件和制造半导体器件的方法。
半导体器件制造方法

[发明专利]半导体器件及其形成方法-CN201810584603.9有效
发明人：温明璋;张长昀;林献钦;吴伯峰;林亚秀 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-06-08 - 公布日： 2021-08-24 - 主分类号： H01L27/088 文献下载
摘要：本发明的实施例提供了半导体器件及其形成方法。半导体器件包括第一和第二晶体管，第一和第二晶体管每个均具有设置在相应的晶体管的沟道区域上方的高k金属栅极。半导体器件还包括与相应的高k金属栅极的端部物理接触的第一和第二介电部件。第一和第二晶体管具有相同的导电类型。两个高k金属栅极具有相同数量的材料层。第一晶体管的阈值电压与第二晶体管的阈值电压不同，并且以下至少一个是正确的：两个高k金属栅极具有不同的宽度，第一和第二介电部件具有与两个晶体管的相应的沟道区域不同的距离，以及第一和第二介电部件具有不同的尺寸。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN202011410902.4在审
发明人：彭裕钧;曹修豪;陈书涵;许昶志;游国丰;陈建豪;尤志豪;张长昀 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-04 - 公布日： 2021-08-13 - 主分类号： H01L21/8238 文献下载
摘要：在本申请的实施例中，一种半导体结构包括：半导体衬底；位于半导体衬底上方的栅极间隔件，该栅极间隔件具有上部和下部，上部的第一宽度沿远离半导体衬底的顶面延伸的第一方向连续减小，下部的第二宽度沿第一方向恒定；沿栅极间隔件的第一侧壁和半导体衬底的顶面延伸的栅极堆叠件；以及与栅极间隔件的第二侧壁相邻的外延源极/漏极区域。根据本申请的其他实施例，还提供了形成半导体器件的方法。
半导体结构及其形成方法

[发明专利]半导体装置的形成方法-CN202011622803.2在审
发明人：温明璋;张长昀;陈耿尧;戴振宇;傅依婷 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-31 - 公布日： 2021-07-16 - 主分类号： H01L21/28 文献下载
摘要：本发明实施例涉及半导体装置的形成方法，说明具有可调栅极高度与有效电容的装置的制作方法。方法包括形成第一金属栅极堆叠于半导体基板的虚置区中，且第一金属栅极堆叠包括第一功函数金属层；形成第二金属栅极堆叠于半导体基板的主动装置区中，第二金属栅极堆叠包括第二功函数金属层，且第一功函数金属层与第二功函数金属层不同；以及采用含电荷的多个研磨纳米颗粒的研磨液进行化学机械研磨制程。含电荷的研磨纳米颗粒在主动装置区中的第一浓度与在虚置区中的第二浓度不同，造成主动装置区与虚置区中的研磨速率不同。化学机械研磨制程之后的第一金属栅极堆叠具有第一高度而第二金属栅极堆叠具有第二高度，且第一高度与第二高度不同。
半导体装置形成方法

[发明专利]半导体结构的形成方法-CN202110103244.2在审
发明人：吴琬瑶;温明璋;张长昀 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-26 - 公布日： 2021-07-16 - 主分类号： H01L21/8234 文献下载
摘要：本申请说明半导体结构的形成方法，其包括：形成栅极结构于基板上；形成层间介电结构以围绕栅极结构；以及形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，其中第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，以及形成第二开口于第一开口上。沉积介电层后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202011298209.2在审
发明人：陈耿尧;张长昀;温明璋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-11-19 - 公布日： 2021-06-22 - 主分类号： H01L27/088 文献下载
摘要：本文描述的实施例针对用于减轻由图案化的栅极结构产生的边缘电容的方法。该方法包括在设置在基板上的鳍结构上形成栅极结构；在栅极结构中形成开口以将栅极结构划分为第一部分和第二部分，其中第一部分和第二部分通过开口间隔开。该方法还包括在开口中形成填充结构，其中形成填充结构包括在开口中沉积氮化硅衬垫以覆盖开口的侧壁表面，以及在氮化硅衬垫上沉积氧化硅。本申请的实施例还包括一种半导体结构。
半导体结构及其形成方法

[发明专利]控制半导体器件栅极形成的方法和制造半导体器件的系统-CN202011481766.8在审
发明人：许昶志;尤志豪;张长昀;曹修豪;彭裕钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-15 - 公布日： 2021-06-18 - 主分类号： H01L21/8234 文献下载
摘要：控制半导体器件的栅极形成的方法包括：获得栅极临界尺寸(CD)和用于形成栅极沟槽的蚀刻方案之间的相关性；测量目标晶圆上的栅极CD；基于校正和测量的栅极CD确定蚀刻方案；以及对目标晶圆实施蚀刻工艺以利用确定蚀刻方案形成栅极沟槽。本申请的实施例还涉及制造半导体器件的系统。
控制半导体器件栅极形成方法制造系统

[发明专利]半导体器件及其形成方法-CN201810825543.5有效
发明人： 张长昀;张铭庆;古淑瑗 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-25 - 公布日： 2021-03-16 - 主分类号： H01L27/092 文献下载
摘要：本发明的实施例提供了半导体器件及其形成方法。第一FinFET器件包括在顶视图中在第一方向上延伸的第一鳍结构。第二FinFET器件包括在顶视图中在第一方向上延伸的第二鳍结构。第一FinFET器件和第二FinFET器件是不同类型的FinFET器件。在顶视图中多个栅极结构在第二方向上延伸。第二方向不同于第一方向。每个栅极结构部分地包裹在第一鳍结构和第二鳍结构周围。在第一FinFET器件和第二FinFET器件之间设置介电结构。介电结构将每个栅极结构切割成用于第一FinFET器件的第一区段和用于第二FinFET器件的第二区段。介电结构位于相比于第二FinFET器件更靠近第一FinFET器件的位置。
半导体器件及其形成方法

[发明专利]用于减小晶体管间隔的切割金属栅极工艺-CN201810385047.2有效
发明人：温明璋;张长昀;林献钦;陈弘凯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-26 - 公布日： 2021-02-26 - 主分类号： H01L21/8238 文献下载
摘要：该方法包括提供具有衬底以及第一鳍和第二鳍的结构，第一鳍和第二鳍位于衬底上方并且通常沿着第一方向纵向定向；在第一鳍和第二鳍上方外延生长半导体源极/漏极(S/D)部件，其中，位于第一鳍上方的第一半导体S/D部件与位于第二鳍上方的第二半导体S/D部件合并；以及对第一鳍和第二鳍之间的区实施第一蚀刻工艺，其中，第一蚀刻工艺将第一半导体S/D部件和第二半导体S/D部件分隔开。本发明的实施例还涉及用于减小晶体管间隔的切割金属栅极工艺。
用于减小晶体管间隔切割金属栅极工艺

[发明专利]静态随机存取存储器的制造方法与半导体装置的制造方法-CN201610072794.1有效
发明人：廖忠志;张长昀 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-06-13 - 公布日： 2020-05-22 - 主分类号： H01L21/033 文献下载
摘要：本发明提供一种静态随机存取存储器与半导体装置的制造方法,该静态随机存取存储器的制造方法包括提供一基板；于基板上,形成一第一虚拟图案；沿着第一虚拟图案的至少一侧壁,形成一第一间隙壁；移除第一虚拟图案；以及借由移除未被第一间隙壁覆盖的部分上述基板,形成静态随机存取存储器的一第一鳍状物。本发明的优点在于不受光刻工艺的固有限制的局限,而能够缩减结构的尺寸。
静态随机存取存储器制造方法半导体装置

[发明专利]SRAM结构及其形成方法-CN201910573430.5在审
发明人：温明璋;徐国修;田峻宇;吴琬瑶;张长昀;陈弘凯;洪连嵘 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-28 - 公布日： 2020-01-07 - 主分类号： H01L27/11 文献下载
摘要：提供了SRAM结构。SRAM结构包括：衬底；P型阱区，位于衬底上方；N型阱区，位于衬底上方；PMOS晶体管，位于N型阱区中；NMOS晶体管，位于P型阱区中；隔离区，位于P型阱区和N型阱区之间的边界上方；以及介电结构，形成在隔离区中并且从隔离区延伸到P型阱区和N型阱区之间的边界。介电结构的深度大于隔离区的深度。PMOS晶体管通过隔离区与NMOS晶体管分隔开。本发明的实施例还涉及SRAM结构的形成方法。
隔离区衬底介电结构分隔延伸

[发明专利]用于具有线端延长的晶体管的结构和方法-CN201210192137.2有效
发明人：余绍铭;张长昀;张志豪;陈欣志;张开泰;谢铭峰;吕奎亮;林以唐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-06-11 - 公布日： 2013-07-24 - 主分类号： H01L27/085 文献下载
摘要：本发明提供了一种半导体结构。该半导体结构包括半导体衬底；形成在半导体衬底中的隔离部件；形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一有源区和第二有源区在第一方向延伸并且通过所述隔离部件彼此分隔；以及设置在隔离部件上的伪栅极，其中所述伪栅极在第一方向从一侧延伸至所述第一有源区并且从另一侧延伸至所述第二有源区。本发明还公开了用于具有线端延长的晶体管的结构和方法。
用于有线延长晶体管结构方法

[发明专利]高栅极密度器件和方法-CN201210036781.0有效
发明人：谢铭峰;张长昀;陈欣志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-02-17 - 公布日： 2013-06-05 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种具有隔离部件的半导体器件。所述半导体器件包括多个设置在半导体衬底上的栅极结构、形成在所述多个栅极结构的各个侧壁上的多个电介质材料的侧壁间隔件、设置在所述半导体衬底和所述栅极结构上的层间电介质(ILD)、嵌入所述半导体衬底并延伸至所述ILD的隔离部件以及设置在所述隔离部件的延伸部的侧壁上的电介质材料的侧壁间隔件。本发明还公开了高栅极密度器件和方法。
栅极密度器件方法

1
2
3
下一页»
尾页
共 32 条