“宁波芯辉科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]一种单光子雪崩二极管-CN202111675354.2在审
发明人：胡进;刘阳;平雨晗;马瑞 -专利权人： 宁波芯辉科技有限公司
申请日： 2021-12-31 - 公布日： 2022-06-14 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种单光子雪崩二极管，包括阵列排布的多个像素单元以及设置在相邻像素单元之间的共享阴极和隔离单元，其中，所述像素单元包括二极管有源区、纳米蛾眼减反结构和微透镜，所述纳米蛾眼减反结构设置在所述二极管有源区的上表面，所述微透镜设置在所述纳米蛾眼减反结构的上表面；所述共享阴极设置在每相邻四个所述像素单元的顶角围成的区域中；所述隔离单元设置在相邻两个所述像素单元之间，用于对相邻像素单元进行光学及电学隔离。本发明将纳米蛾眼减反微结构、微透镜与光电探测器件相结合，减少特定波段光的反射，增加了回波信号中光子的利用率，从而提高量子效率，并提高系统的探测效率。
一种光子雪崩二极管

[发明专利]一种数字硅光电倍增管-CN202111675365.0在审
发明人：王夏宇;楚泽坤;张永铂;马瑞 -专利权人： 宁波芯辉科技有限公司
申请日： 2021-12-31 - 公布日： 2022-06-14 - 主分类号： G01S7/4863 文献下载
摘要：本发明公开了一种数字硅光电倍增管，包括：像素阵列模块、逻辑电路模块、计数器/时间数字转换器、计数速率比较判断模块和使能控制模块；本发明的数字SiPM传感器可以通过对当前计数速率与额定阈值计数速率比较判断，将比较结果反馈至使能控制模块，使能控制模块向像素阵列模块输出调节接收光子的有效像素个数n的使能，进而改变了像素阵列模块中有效像素阵列接收光子的概率以调节计数器/时间数字转换器的当前计数速率的大小，使当前计数速率处于合适的范围内，避免出现堆积失真现象，提高了测距的准确度，降低了相同探测效果下所需功耗。
一种数字光电倍增管

[发明专利]一种基于硅光电倍增管的多事件处理电路-CN202111678662.0在审
发明人：胡进;马家骥;王夏宇;李栋 -专利权人： 宁波芯辉科技有限公司
申请日： 2021-12-31 - 公布日： 2022-06-14 - 主分类号： G01S7/4865 文献下载
摘要：本发明公开了一种基于硅光电倍增管的多事件处理电路，包括：事件滤除电路，连接SiPM阵列，用于滤除掉SiPM阵列输出的部分光子事件数据流；相关性检测电路，连接SiPM阵列，用于在时间窗口内，检测事件的个数是否达到阈值，若是，则触发使能产生电路；使能产生电路，通过二输入与门Y1连接事件滤除电路和相关性检测电路，用于将事件滤除电路进行滤除后剩余的光子事件数据流转化为使能信号以供TDC量化；多事件TDC，连接使能产生电路，用于在使能产生电路触发时，量化光子事件之间的时间间隔。本发明的多事件方案仅需要特定的逻辑电路以交替使能多事件TDC即可进行时间量化，在同类时空相关等技术中具有更紧凑的片上结构和更高的适配性及兼容性。
一种基于光电倍增管多事处理电路

[发明专利]一种低锁定误差延迟链锁相环-CN202011165309.8在审
发明人：马瑞;陈义豪;张玮;朱樟明 -专利权人： 宁波芯辉科技有限公司
申请日： 2020-10-27 - 公布日： 2021-01-22 - 主分类号： H03L7/085 文献下载
摘要：本发明实施例提供的一种低锁定误差延迟链锁相环，包含第一锁相环路以及第二锁相环路两个锁相环路，第一时钟信号和第N时钟信号分别通过两个锁定环路向同一参考时钟信号REF锁定，两个锁相环路锁定后，第一时钟信号和第N时钟信号相对于参考时钟信号REF存在相同的锁定误差。采用误差传递，可以显著减小第一时钟信号和第N时钟信号间的相位误差，同时第一时钟信号和第N时钟信号通过自调节鉴相器后均控制差分电荷泵中的器件，避免了由于鉴相器中的驱动电路驱动能力不匹配，以及差分电荷泵中器件的开关速度不同，导致差分电荷泵充放电电流不能完全匹配所引起的相位误差，因此本发明的低锁定误差延迟链锁相环的显著优点是具有低锁定相位误差。
一种锁定误差延迟链锁

[发明专利]一种基于同步时序的时间数字转换系统-CN201910860636.6有效
发明人：马瑞;张玮;刘马良;王夏宇;朱樟明 -专利权人： 宁波芯辉科技有限公司
申请日： 2019-09-11 - 公布日： 2020-11-24 - 主分类号： G04F10/00 文献下载
摘要：本发明公开了一种基于同步时序的时间数字转换系统，包括：偏置模块、多相时钟同步模块、内插量化模块、追及量化模块、计数器模块和数据整合输出模块，偏置模块与第一信号输入端连接，多相时钟同步模块与第二信号输入端、第三信号输入端和偏置模块连接，内插量化模块、计数器模块和追及量化模块与多相时钟同步模块连接，追及量化模块还与第二信号输入端、第三信号输入端、偏置模块连接，内插量化模块、计数器模块、追及量化模块与数据整合输出模块连接。本发明采用多相时钟同步模块，避免了异步系统信号竞争与冒险问题，减少了系统误差，而且信号提取和检测均基于多相时钟同步模块完成，避免了层间数据失配造成的系统误差，提高了检测精度。
一种基于同步时序时间数字转换系统