“周述涛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3个，建议您升级VIP下载更多相关专利

[发明专利]一种CMOS主从式采样保持电路-CN201510351844.5有效
发明人：胡蓉彬;胡刚毅;蒋和全;王永禄;张正平;付东兵;王健安;王育新;周述涛 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2015-06-24 - 公布日： 2017-12-19 - 主分类号： H03M1/54 文献下载
摘要：本发明提供一种CMOS主从式采样保持电路，包括输入缓冲放大器，接收和缓冲外部输入的模拟信号，并驱动主采样保持电路；主采样保持电路，采样保持输入缓冲放大器的输出信号，并输出第一采样信号；级间缓冲放大器，接收和缓冲第一采样信号，并驱动从采样保持电路；从采样保持电路，采样保持级间缓冲放大器的输出信号，并输出第二采样信号；时钟电路，接收外部时钟信号，产生一对非交叠的第一内部时钟信号和第二内部时钟信号，第一内部时钟信号用于给主采样保持电路提供时钟信号，第二内部时钟信号用于给从采样保持电路提供时钟信号。本发明中非交叠的第一和第二内部时钟信号分别给主从保持采样电路提供时钟信号，能够在整个时钟周期内保持信号不变。
一种 cmos 主从采样保持电路

[发明专利]用于流水线A/D转换器的单冗余位数字校正方法-CN200910104133.2有效
发明人：李婷;王育新;沈晓峰;周述涛;刘涛;徐鸣远;李儒章;何开全 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2009-06-22 - 公布日： 2009-11-18 - 主分类号： H03M1/14 文献下载
摘要：本发明公开了一种用于流水线A/D转换器的单冗余位数字校正方法，包括以下步骤：1)分配每级子电路的分辨率；2)对每级子电路进行量化输入电压、计算残余电压、放大残余电压并平移到基准电压区间的中部；3)确定各级编码及偏移码；4)计算总偏移码；5)编码重建，校正比较器器失调引入的误差，得到校正后的输出码。与现有常规的流水线A/D转换器数字校正方法相比，本发明方法具有以下优点：能灵活分配每级子电路的分辨率，明显降低高速高精度A/D转换器的流水线级数，因此大大节省版图面积、功耗和输入输出延迟。本发明方法首次提出了多个正向冗余码和多个负向冗余码的编码方法，流水线A/D转换器经本方法校正后，其溢出位能标识输入信号的负向溢出和正向溢出，即带双向溢出。本发明方法适用于流水线A/D转换器，特别是高速高精度A/D转换器的数字校正领域。
用于流水线转换器冗余数字校正方法

[发明专利]高速A/D转换器用输出模式电路-CN200610054222.7无效
发明人：王永禄;周述涛;肖坤光 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2006-04-18 - 公布日： 2006-11-08 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种高速A/D转换器用输出模式电路，包括一个双路分配器，由输入控制电平的高低对来自A/D转换器内部的一位数据选择其数据输出端，向五个D型主从触发器连成的CMOS并行输出和CMOS交替输出电路、CMOS－LVDS电平转换器输出数据，一个÷2分频器、一个非门、一个输出时序控制电路分别向CMOS并行输出和CMOS交替输出电路的五个D型主从触发器提供时钟信号。因此，该输出模式电路具有三种可供选择的输出模式，能很好地满足高速、超高速A/D转换器对数据输出方式的要求，大大提高了根据数据采集和处理的实际情况进行输出方式选择的方便性和灵活性，使易于采集数据、输出数据更可靠、数据精度更高。
高速转换器用输出模式电路