专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果47个,建议您升级VIP下载更多相关专利
  • [发明专利]存储装置、控制器及控制方法-CN201510543145.0在审
  • 高田和弥;吉田贤治 - 株式会社东芝
  • 2015-08-28 - 2016-11-09 - G06F3/06
  • 本发明涉及存储装置、控制器及其控制方法。存储装置具备存储介质和控制器,所述存储介质存储分别包括多个第1数据组的多个第2数据组,该多个第1数据组分别具有以同一密匙加密的用户数据和与该密匙相关的第1信息;所述控制器保持第2信息,并相应于来自外部的读取请求读取包括于所述多个第2数据组中的1个第2数据组的所述多个第1数据组中的1个第1数据组,并对读取时从所述1个第1数据组取得的所述第1信息与所述第2信息进行比较,并在所述第1信息与所述第2信息不相同的情况下停止对于包括于所述1个第2数据组的所述多个第1数据组的读取工作,所述第2信息与用于从所述外部取得的数据的加密及解码而当前正使用的最新的密匙相关。
  • 存储装置控制器控制方法
  • [发明专利]磁盘装置、控制器及数据处理方法-CN201410482133.7在审
  • 高田和弥;吉田贤治 - 株式会社东芝
  • 2014-09-19 - 2016-01-27 - G06F3/06
  • 本发明涉及磁盘装置、控制器及数据处理方法。该磁盘装置具有:磁盘;读/写(RW)通道部,其对相对于所述磁盘读写的数据进行处理并具有内部存储器;传送控制器,其控制在主机装置与所述RW通道部之间的数据传送;和处理器,其控制所述RW通道部与所述传送控制器。所述处理器构成为:从所述磁盘读出包括被改写的数据的预定区域数据,并在所述RW通道部内对该读出的预定区域数据实施纠错处理而后将其存储于所述内部存储器;通过由来自所述主机装置的改写用数据来改写所述内部存储器中存有的所述预定区域数据内的所述改写的数据,从而更新所述预定区域数据;并在RW通道内对所述更新了的预定区域数据附加纠错码并将其写入于所述磁盘。
  • 磁盘装置控制器数据处理方法
  • [发明专利]控制器、硬盘驱动器以及控制方法-CN200810185694.5无效
  • 吉田贤治 - 株式会社东芝
  • 2008-12-19 - 2009-11-04 - G06F13/16
  • 本发明涉及控制器、硬盘驱动器以及控制方法,该控制器包括:由一个或多个装置进行访问的共享资源;多个请求产生单元,每个请求产生单元产生所述装置访问所述共享资源的请求,并输出剩余时间值,该值指示了在影响包含所述控制器在内的整个设备的操作之前接受所述请求还剩多少时间;以及仲裁单元,当从所述多个请求产生单元输入了所述多个请求和所述剩余时间值时,所述仲裁单元比较所述剩余时间值,并将访问所述共享资源的访问权限赋予剩余时间较少的请求。
  • 控制器硬盘驱动器以及控制方法
  • [发明专利]数据变换器、信息记录器和差错检测器-CN200810174133.5无效
  • 吉田贤治 - 株式会社东芝
  • 2008-11-07 - 2009-11-04 - G11B20/18
  • 一种数据变换器,包括:输入模块,第一数据系列被输入所述输入模块,所述第一数据系列具有第一数据序列和第一检错码,所述第一检错码对应于所述第一数据序列除以预定多项式的余数;变换模块,通过处理把所述第一数据序列变换成第二数据序列,所述处理包括比特或比特序列的插入、交换和反转其中的一个,以及与预定比特或比特序列的异或运算;处理比特序列生成模块,生成对应于所述处理的处理比特序列;以及代码生成模块,基于生成的处理比特序列与所述第一检错码的异或运算,生成对应于所述第二数据序列的第二检错码。
  • 数据变换器信息记录器差错检测器
  • [发明专利]纠错装置和纠错方法-CN200810130279.X无效
  • 吉田贤治 - 株式会社东芝
  • 2008-06-23 - 2008-12-31 - G11B20/18
  • 对于通过将预定模式(A)的虚设符号增加至数字信息序列所获得的数据序列生成纠错校验位序列,所述数字信息序列被调制以转变成满足再现系统请求的形式。如果校验位序列满足所述再现系统请求,则以所述信息序列和奇偶比特序列彼此对应的方式输出不包括所述虚设符号和所述校验位序列的所调制数字信息序列。如果校验位序列不满足所述再现系统请求,则将另一预定模式(B)的虚设符号增加至所调制数字信息序列,从而生成纠错校验位序列。
  • 纠错装置方法
  • [发明专利]信息记录装置及其控制方法-CN200810082062.6无效
  • 吉田贤治 - 株式会社东芝
  • 2008-03-05 - 2008-10-01 - G06F3/06
  • 一种信息记录装置具有控制单元(16),用来控制圆盘形记录介质(13)、高速缓存存储器(14)和非挥发性存储器(15)中的每一个与外界之间相互的信息传输,控制所述圆盘形记录介质(13)、所述高速缓存存储器(14)和所述非挥发性存储器(15)之间相互的信息传输,以及控制在所述非挥发性存储器(15)中设定与所述圆盘形记录介质(13)中所产生的缺陷区相对应的替代区。
  • 信息记录装置及其控制方法
  • [发明专利]纠错装置和纠错方法-CN200710170240.6无效
  • 近藤阳介;吉田贤治 - 株式会社东芝
  • 2007-11-15 - 2008-06-04 - H03M13/11
  • 在接收了作为接收到的比特序列的、已经被以将纠错码连接到LDPC码的外侧的形式进行了用于纠错的编码的信息比特序列之后,对所接收的比特序列进行LDPC解码,然后对其进行对应于纠错码的纠错。当不能进行对应于所述纠错码的纠错时,检测来自所述受到LDPC解码的接收的比特序列的具有低可靠性的比特,反转所述比特,并且然后对具有所述反转的比特的所述接收的比特序列进行对应于所述纠错码的纠错。
  • 纠错装置方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top