专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果7个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN201911288616.2有效
  • 原田辰雄 - 三菱电机株式会社
  • 2019-12-12 - 2023-08-25 - H01L27/082
  • 抑制饱和电流而提高短路耐量。半导体装置具有:第2半导体层(24),其形成于第1半导体层(20)的表层;第3半导体层(23),其形成于第2半导体层的表层;第1沟槽(13),其以贯通第2半导体层以及第3半导体层而到达第1半导体层的内部的方式形成;第2沟槽(17),其以从第1半导体层的上表面贯通第3半导体层而到达第2半导体层的内部的方式形成;以及第4半导体层(25),其与第2沟槽的底部接触地形成。
  • 半导体装置
  • [发明专利]半导体装置及其制造方法-CN202210112145.5在审
  • 原田辰雄 - 三菱电机株式会社
  • 2022-01-29 - 2022-08-09 - H01L21/28
  • 目的在于得到能够抑制饱和电流的波动的半导体装置及其制造方法。本发明涉及的半导体装置具有:基板;第1导电型的漂移层,设置于该基板的上表面侧;第2导电型的基极层,设置于该漂移层的该上表面侧;该第1导电型的上部半导体层,设置于该基极层的上表面侧;第1电极,设置于该基板的该上表面,与该上部半导体层电连接;第2电极,设置于该基板的该背面;沟槽,从该基板的该上表面起将该上部半导体层和该基极层贯穿而延伸至该漂移层为止;以及栅极电极,设置于该沟槽的内部,该沟槽的内侧面具有第1面和设置于比该第1面更靠下方处的第2面,该第2面相对于该第1面而向该沟槽的内侧倾斜,该第1面与该第2面的交点设置于比该基极层更靠下方处。
  • 半导体装置及其制造方法
  • [发明专利]半导体装置-CN202110320182.0在审
  • 西井昭人;原田辰雄;瓜生胜美;野村典嗣;田中翔 - 三菱电机株式会社
  • 2021-03-25 - 2021-10-01 - H01L29/417
  • 提供能抑制外部配线和半导体层之间的电阻,且抑制在外部配线连接时由于异物而在半导体层出现损伤的频率的半导体装置。根据一个方式,半导体装置具有:缓冲层,其设置于第2半导体层的表面之上,在俯视观察时具有至少1个开口;以及电极,其设置于第2半导体层及缓冲层的上侧,通过至少1个开口与第2半导体层接触,缓冲层的维氏硬度比电极的维氏硬度高,在将缓冲层的厚度设为s,将电极的厚度设为t,Wth=2×(s×t‑s2)0.5的情况下,至少1个开口各自的宽度w满足wWth。根据另一个方式,半导体装置具有:导电性的缓冲层,其至少选择性地设置于第2半导体层的表面之上;以及电极,其设置于缓冲层的表面之上,缓冲层的维氏硬度比电极的维氏硬度高。
  • 半导体装置
  • [发明专利]半导体装置、半导体装置的制造方法-CN201580085524.8有效
  • 中村胜光;原田辰雄;野村典嗣 - 三菱电机株式会社
  • 2015-12-28 - 2021-05-18 - H01L29/739
  • 具备:有源单元区域;边缘端接区域,其将该有源单元区域包围;以及中间区域,其处于这些区域的中间,该有源单元区域在上表面侧具有沟槽栅型的MOS构造,作为下表面侧的纵向构造,具有p集电极层、该p集电极层之上的n缓冲层、以及该n缓冲层之上的n漂移层,该n缓冲层具有:第1缓冲部分,其设置在该p集电极层侧;以及第2缓冲部分,其设置在该n漂移层侧,该第1缓冲部分的峰值杂质浓度比该第2缓冲部分的峰值杂质浓度高,该第2缓冲部分的该n漂移层侧的杂质浓度梯度比该第1缓冲部分的该n漂移层侧的杂质浓度梯度平缓。
  • 半导体装置制造方法
  • [发明专利]半导体装置的制造方法-CN201180071555.X无效
  • 野村典嗣;冈田章;原田辰雄 - 三菱电机株式会社
  • 2011-06-10 - 2014-02-26 - H01L21/02
  • 形成在硅衬底(3)上隔着硅氧化膜(4)而设置有硅层(5)的SOI衬底(6)。然后,在硅层(5)的表面形成多个半导体元件(8)。然后,在绝缘性衬底(10)的表面形成配线(11)。然后,使SOI衬底(6)和绝缘性衬底(10)贴合,以将多个半导体元件(8)和配线(11)连接。然后,向硅衬底(3)注入氢离子和惰性气体离子中的至少一种而形成脆化层(12)。然后,以脆化层(12)为边界将硅衬底(3)的一部分剥离。
  • 半导体装置制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top