“卡西克·苏布拉杰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]用于确定FMCW雷达的啁啾信号线性度及相位噪声的电路及方法-CN201680064535.2有效
发明人：安贾纳·普拉萨德·伊斯瓦兰;尚卡尔·拉姆·纳拉纳穆尔蒂;施特雷基兰·萨马拉;卡西克·苏布拉杰 -专利权人：德州仪器公司
申请日： 2016-12-19 - 公布日： 2023-08-08 - 主分类号： G01S13/00 文献下载
摘要：在描述的实例中，用于FMCW雷达(502)的测试装置(500)包含用于接收由所述雷达(502)生成的啁啾信号的输入。耦合到所述输入的IQ降频转换器(504)降频转换所述啁啾信号。数字化仪(510)从所述经降频转换啁啾信号提取经数字化IQ信号。耦合到所述数字化仪(510)的处理器(514)确定所述啁啾信号的频率线性度及相位噪声中的至少一者。
用于确定 fmcw 雷达啁啾信号线性相位噪声电路方法

[发明专利]IC芯片的时序-CN201780065770.6有效
发明人：亚斯比尔·辛格·纳亚尔;布莱恩·金斯伯格;卡西克·苏布拉杰 -专利权人：德州仪器公司
申请日： 2017-10-26 - 公布日： 2023-05-05 - 主分类号： G06F1/12 文献下载
摘要：在所描述实例中，一种集成电路IC芯片(2)包含基于开始触发信号而产生帧脉冲的根定时器(10)。所述IC芯片(2)还包含硬件时钟控件(12)，所述硬件时钟控件基于所述帧脉冲以及从所述根定时器(10)和另一IC芯片中的一个提供的同步信号中的选定一个而提供时钟信号。所述IC芯片(2)进一步包含模/数转换器ADC(20)。所述ADC(20)中的每一个经配置以基于所述时钟信号而对多个射频RF接收器(18)中的相应一个的输出进行取样。
ic 芯片时序

[发明专利]在雷达中用于使振荡器信号同步的回送技术-CN201580043565.0有效
发明人： 卡西克·苏布拉杰;布莱恩·金斯伯格;卡西克·拉马苏布拉马尼安 -专利权人：德州仪器公司
申请日： 2015-09-30 - 公布日： 2020-01-17 - 主分类号： G01S13/87 文献下载
摘要：在用于估计障碍物的位置及速度的雷达设备(100)的所描述实例中，所述雷达设备(100)包含从属雷达芯片(152)。主雷达芯片(102)耦合到所述从属雷达芯片(152)。所述主雷达芯片(102)包含产生发射信号的本机振荡器(104)。所述从属雷达芯片(152)在第一路径(114)上接收所述发射信号且在第二路径(116)上将所述发射信号发送回到所述主雷达芯片(102)。延迟检测电路(108)耦合到所述本机振荡器(104)且在所述第二路径(116)上从所述从属雷达芯片(152)接收所述发射信号并从所述本机振荡器(104)接收所述发射信号。所述延迟检测电路(108)根据在所述第二路径(116)上从所述从属雷达芯片(152)所接收的所述发射信号及根据从所述本机振荡器(104)所接收的所述发射信号而估计路由延迟。
雷达用于振荡器信号同步回送技术

[发明专利]高速分频器及使用高速分频器的锁相环路-CN201510703114.7有效
发明人： 卡西克·苏布拉杰;丹亚·K -专利权人：德州仪器公司
申请日： 2011-08-09 - 公布日： 2018-07-27 - 主分类号： H03K23/66 文献下载
摘要：本发明涉及高速分频器及使用高速分频器的锁相环路。一种分频器(200)包括最低有效LS级(220)、多个经级联除法器级(230‑1到230‑N)及输出级(210)。所述LS级(220)接收输入信号(201)、程序位及第一模式信号，且产生第一经分频信号及输出模式信号。所述多个除法器级(230‑1到230‑N)中的每一者将紧邻的前一级的输出的频率除以由对应程序位及对应模式信号指定的值。所述多个除法器级中的第一除法器级(230‑1)经耦合以接收所述第一经分频信号且产生所述第一模式信号。所述输出级(210)接收所述输出模式信号及控制信号，且在所述控制信号处于1逻辑电平的情况下通过将所述输出模式信号的频率除以2来产生输出信号(299)。否则，所述输出级在不分频的情况下转发所述输出模式信号。
高速分频器使用环路

[发明专利]高速分频器及使用高速分频器的锁相环路-CN201180036257.7有效
发明人： 卡西克·苏布拉杰;丹亚·K -专利权人：德州仪器公司
申请日： 2011-08-09 - 公布日： 2013-04-03 - 主分类号： H03K23/64 文献下载
摘要：一种分频器(200)包括最低有效LS级(220)、多个经级联除法器级(230-1到230-N)及输出级(210)。所述LS级(220)接收输入信号(201)、程序位及第一模式信号，且产生第一经分频信号及输出模式信号。所述多个除法器级(230-1到230-N)中的每一者将紧邻的前一级的输出的频率除以由对应程序位及对应模式信号指定的值。所述多个除法器级中的第一除法器级(230-1)经耦合以接收所述第一经分频信号且产生所述第一模式信号。所述输出级(210)接收所述输出模式信号及控制信号，且在所述控制信号处于1逻辑电平的情况下通过将所述输出模式信号的频率除以2来产生输出信号(299)。否则，所述输出级在不分频的情况下转发所述输出模式信号。
高速分频器使用环路