“卓宜贤”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]具有时钟和数据恢复电路的电路-CN202211161300.9在审
发明人：高健凯;卓宜贤 -专利权人：联发科技股份有限公司
申请日： 2022-09-22 - 公布日： 2023-05-23 - 主分类号： H03L7/081 文献下载
摘要：本发明提供一种包括锁相环(PLL)和CDR电路的电路，其中CDR电路包括相位检测器、回路滤波器、SSC解调器、控制码产生器和相位内插器。PLL被配置为生成具有SSC调制的时钟信号和SSC方向信号。相位检测器用于比较输入信号与输出时钟信号的相位以产生检测结果，其中输入信号具有SSC调制。回路滤波器用于对检测结果进行滤波以产生滤波后的信号。SSC解调器被配置为接收SSC方向信号以产生控制信号。控制码产生器用于根据滤波后的信号及控制信号产生控制码，以控制相位内插器调整时钟信号的相位以产生输出时钟信号。使用该方案，能够减小输入信号与输出时钟信号之间的静态相位误差。
具有时钟数据恢复电路

[发明专利]时间数字转换系统-CN201610827304.4在审
发明人： 卓宜贤;罗伯·伯根·史塔斯魏奇 -专利权人：联发科技股份有限公司
申请日： 2012-10-17 - 公布日： 2017-08-25 - 主分类号： H03L7/081 文献下载
摘要：本发明提供一种时间数字转换系统，包括一频率参考输入端，用以接收一频率参考时钟；一变量时钟输入端，用以接收一变量时钟，该变量时钟的频率高于该频率参考时钟的频率；一功率管理电路，耦接该频率参考输入端与该变量时钟输入端，该功率管理电路输出一延迟的频率参考时钟以及输出仅一个该变量时钟的单一脉冲，该单一脉冲领先于该延迟的频率参考时钟的一转态处；一时间数字转换器，耦接该功率管理电路，用以产生一数字转换输出。本发明可以有效减少功率消耗。
时间数字转换系统

[发明专利]时钟数据恢复装置及频率控制电路-CN201610905755.5在审
发明人：叶泽贤;卓宜贤 -专利权人：联发科技股份有限公司
申请日： 2016-10-18 - 公布日： 2017-05-24 - 主分类号： H03L7/08 文献下载
摘要：本发明提供了一种时钟数据恢复装置，包括振荡器、采样电路和频率控制电路。振荡器用于根据偏置电压产生时钟信号。采样电路用于根据所述时钟信号对输入的数据信号采样，以产生采样信号。频率控制电路通过对所述采样信号至少执行积分操作、数字至模拟转换操作以及低通滤波操作来产生所述偏置电压。相应地，本发明还提供了一种频率控制电路。采用本发明，能够减少更多的噪声以及跟踪数据信号的更大的频率偏移。
时钟数据恢复装置频率控制电路

[发明专利]校准时间数字转换器增益的方法以及装置-CN201310016749.0有效
发明人：王琦学;罗伯·伯根·史塔斯魏奇;卓宜贤 -专利权人：联发科技股份有限公司
申请日： 2013-01-17 - 公布日： 2017-03-29 - 主分类号： H03M1/10 文献下载
摘要：本发明提供一种校准一时间数字转换器的增益的方法及装置，该校准时间数字转换器的增益的方法包含有撷取一时间数字转换器输出取样；计算因应该时间数字转换器输出取样的一梯度；以及基于该计算的梯度来调整一时间数字转换器的正规化增益。另一种校准一时间数字转换器的增益的方法，包含有撷取一相位误差，其是来自于一时间数字转换器输出取样、一参考相位以及一可变相位；计算因应该相位误差的一梯度；以及基于该计算的梯度来调整时间数字转换器的正规化增益。本发明还提供一种用来校准时间数字转换器的增益的装置。本发明可节省芯片面积和功率消耗。
校准时间数字转换器增益方法以及装置

[发明专利]相位频率侦测器以及相位频率侦测方法-CN201310571012.5有效
发明人：薛育理;卓宜贤;詹景宏 -专利权人：联发科技股份有限公司
申请日： 2011-10-27 - 公布日： 2017-03-22 - 主分类号： H03L7/18 文献下载
摘要：本发明提供一种相位频率侦测器以及相位频率侦测方法，其中该相位频率侦测器用于控制一电荷泵，该相位频率侦测器包括一核心电路，用以依据一参考时钟信号以及一输入时钟信号间的一相位/频率差异来输出一第一相位信号以及一第二相位信号；以及一时序电路，耦接于该核心电路，用以依据该第一相位信号以及该第二相位信号来产生一第一控制信号以及一第二控制信号，用以控制该电荷泵；其中当该参考时钟信号以及该输入时钟信号具有相同相位时，该第一控制信号以及该第二控制信号之中仅有一个信号表示为启动运作。本发明能够减少相位锁定状态下的电流数量并使相位锁定系统达到较佳的噪声效能。
相位频率侦测以及方法

[发明专利]插值器及插值方法-CN201310329525.5在审
发明人： 卓宜贤;赵冠华 -专利权人：联发科技股份有限公司
申请日： 2013-07-31 - 公布日： 2014-07-23 - 主分类号： H03L7/081 文献下载
摘要：一种插值器包括多个插值单元，每个插值单元包括一第一驱动单元以及一第二驱动单元。所述第一驱动单元包括：一第一上拉电路和一第一下拉电路，分别用于根据一第一输入信号耦接一输出端至一高电压和一低电压；以及一第一开关对，用于根据一控制信号启用或禁用第一上拉电路和第一下拉电路。所述第二驱动单元包括一第二上拉电路和一第二下拉电路，分别用于根据一第二输入信号耦接该输出端至该高电压和该低电压；以及一第二开关对，用于根据该控制信号启用或禁用第二上拉电路和第二下拉电路。多个第一上拉电路和第二上拉电路的驱动能力不完全相等，和/或多个第一下拉电路和第二下拉电路的驱动能力不完全相等。本发明还提供一种插值方法。
插值器方法

[发明专利]校准时间数位转换器不匹配的方法以及装置-CN201310017467.2有效
发明人：王琦学;罗伯·伯根·史塔斯魏奇;卓宜贤 -专利权人：联发科技股份有限公司
申请日： 2013-01-17 - 公布日： 2013-07-24 - 主分类号： H03M1/10 文献下载
摘要：本发明提供一种校准一时间数字转换器的不匹配的方法及装置，该方法包含：撷取多个相位误差取样；计算这些相位误差取样和这些相位误差取样的期望值之间的差；以及基于该计算步骤来调整该时间数字转换器的校正增益。另一种校准方法包含有：撷取多个时间数字转换器输出码取样；储存分别对应不同时间数字转换器数值的多个累加值，每一累加值记录了时间数字转换器输出码取样所挟带的一时间数字转换器数值的次数；基于这些累加值来计算一所需值；计算这些累加值和该所需值之间的差；以及基于该计算的差来调整该时间数字转换器的校正增益。本发明还提供一种用来校准时间数字转换器的不匹配的装置。本发明可节省芯片面积和功率消耗。
校准时间数位转换器匹配方法以及装置

[发明专利]频率合成器与频率合成方法-CN201210393791.X有效
发明人：林昂生;罗伯·伯根·史塔斯魏奇;卓宜贤 -专利权人：联发科技股份有限公司
申请日： 2012-10-17 - 公布日： 2013-04-17 - 主分类号： H03L7/18 文献下载
摘要：本发明提供一种频率合成器，包括一个用以提供一射频时钟的振荡器，一个耦接振荡器、用以对射频时钟进行相位改变而提供一平移射频时钟的相位平移器，以及一时间数字转换器，耦接相位平移器，用以对一参考频率时钟与该平移射频时钟间的一时间差进行量化；其中，该时间数字转换器所需涵盖的范围小于该射频时钟的一完整周期。本发明还提供一种频率合成方法。本发明可以有效降低硬件复杂度。
频率合成器合成方法

[发明专利]频率合成器与频率合成方法-CN201210393827.4有效
发明人：林昂生;罗伯·伯根·史塔斯魏奇;卓宜贤 -专利权人：联发科技股份有限公司
申请日： 2012-10-17 - 公布日： 2013-04-17 - 主分类号： H03L7/18 文献下载
摘要：一种频率合成器，包括一个用以提供一射频时钟的振荡器，一个用以对一频率参考时钟进行相位改变而提供一平移参考时钟的相位平移器，以及一时间数字转换器，用以对该射频时钟与该平移参考时钟间的一时间差进行量化而产生一数字转换输出；其中，该时间数字转换器所需涵盖的范围小于该射频时钟的一完整周期。本发明还提供一种频率合成方法。本发明可以有效降低硬件复杂度。
频率合成器合成方法

[发明专利]时间数字转换系统与频率合成器-CN201210393850.3有效
发明人： 卓宜贤;罗伯·伯根·史塔斯魏奇 -专利权人：联发科技股份有限公司
申请日： 2012-10-17 - 公布日： 2013-04-17 - 主分类号： H03M1/50 文献下载
摘要：本发明提供一种时间数字转换系统，包括一功率管理电路与一时间数字转换器。功率管理电路耦接一频率参考时钟与一变量时钟，用以输出一延迟频率参考时钟与变量时钟的单一脉波，该单一脉波领先于延迟频率参考时钟中的一转态处。时间数字转换器耦接功率管理电路，用以产生一数字转换输出。本发明还提供一种频率合成器。本发明可以有效减少功率消耗。
时间数字转换系统频率合成器

[发明专利]电荷泵、相位频率侦测器以及电荷泵方法-CN201110331129.7有效
发明人：薛育理;卓宜贤;詹景宏 -专利权人：联发科技股份有限公司
申请日： 2011-10-27 - 公布日： 2012-05-30 - 主分类号： H03L7/087 文献下载
摘要：本发明提供一种电荷泵、相位频率侦测器以及电荷泵方法，该电荷泵设置于一相位锁定系统中。该电荷泵包含有一注入元件、一汲出元件以及一偏移元件。该注入元件用以选择性地依据一第一控制信号来对该电荷泵的一输出端注入一第一电流。该汲出元件用以选择性地依据一第二控制信号来对该电荷泵的该输出端汲出一第二电流。该偏移元件用以选择性地依据一第三控制信号来经由该电荷泵的该输出端导通一偏移电流，其中当该相位锁定系统处于一锁定状态时，该注入元件以及该汲出元件其中之一系为关闭状态。本发明能够减少相位锁定状态下的电流数量并使相位锁定系统达到较佳的噪声效能。
电荷相位频率侦测以及方法

[发明专利]频率校正装置、方法及锁相回路-CN201110290165.3有效
发明人： 卓宜贤;薛育理 -专利权人：联发科技股份有限公司
申请日： 2011-09-28 - 公布日： 2012-05-16 - 主分类号： H03L7/099 文献下载
摘要：本发明提供一种频率校正装置，包含有逻辑单元，用来根据一门控窗口信号门控该频率信号，以产生一门控频率信号；及一除法器，用来将该门控频率信号的频率除以一除数，以产生一频率指示信号，且该除法器的输出位数为于一校正循环内，被设为该除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。本发明还提供一种采用该频率校正装置的锁相回路以及一种频率校准方法。本发明的频率校正装置以及锁相回路中，通过内设的除法器来实现分频以及频率校准，从而能够减少电路布线面积以及降低制造成本。
频率校正装置方法回路

[发明专利]参考缓冲电路-CN200910147988.3有效
发明人： 卓宜贤;林育信 -专利权人：联发科技股份有限公司
申请日： 2009-06-12 - 公布日： 2009-12-30 - 主分类号： G05F3/16 文献下载
摘要：一种参考缓冲电路，可在输出节点提供参考电压，包括：闭环分支，闭环分支包括：放大器，具有正输入端、负输入端和输出端，正输入端接收输入电压；第一MOS晶体管，其栅极耦接放大器输出端、源极耦接放大器负输入端；以及第二MOS晶体管，耦接第一MOS晶体管源极；以及开环分支，开环分支包括：第三MOS晶体管，其栅极耦接放大器输出端、源极耦接输出节点；第四MOS晶体管，其漏极耦接第三MOS晶体管源极；以及第一跟踪电路，使第四MOS晶体管栅极电压跟踪第三MOS晶体管漏极电压。本发明揭露的参考缓冲电路可于低电压下正常操作，对输出参考电压没有限制，可使参考电压间的摆动相对较大，可快速稳定参考电压且有较小的电力消耗。
参考缓冲电路

1
共 13 条