|
|
钻瓜专利网为您找到相关结果 10个，建议您 升级VIP下载更多相关专利
- [实用新型]一种FPGA原型验证装置-CN201922080099.1有效
-
卢玲慧
-
北京亚科鸿禹电子有限公司
-
2019-11-27
-
2020-08-18
-
G06F30/367
- 本实用新型提供一种FPGA原型验证装置，包括：控制板1、网口接口板2、PCIE接口板5、底板框16、用户接口板支架24、用户接口板25、主体板35、电源输入板39、后框40、右框41、前框42、左框44、用户前面板64以及电源板；电源输入板39分别给控制板1和电源板供电；在FPGA原型验证装置上电过程中，控制电源输入板39先为控制板1供电，再为电源板供电；在FPGA原型验证装置下电过程中，FPGA原型验证装置控制电源输入板39先断开电源板的供电，再断开控制板1的供电。本实用新型将控制板1和主体板35的电源分开，方便了维护，并且区分了上电和下电的顺序，整体上提高了FPGA原型验证装置的安全性。
- 一种fpga原型验证装置
- [发明专利]一种FPGA虚拟IO片间互连电路-CN201510342599.1有效
-
吴沙;杨滔
-
北京亚科鸿禹电子有限公司
-
2015-06-18
-
2018-05-22
-
G06F13/40
- 本发明提供了一种FPGA虚拟IO片间互连电路，包括：时钟模块；发送FPGA端电路，包括：数据编码模块，生成编码数据；第一异步FIFO，缓存数据编码模块根据编码时钟和异步FIFO写协议写入的编码数据；发送模块，发送从第一异步FIFO读取的至少两位数据和差分串行时钟，直至发送全部编码数据；传输模块；接收FPGA端电路，包括：接收模块，接收至少两位数据和差分串行时钟，直至接收全部编码数据；第二异步FIFO，缓存接收模块根据异步FIFO写协议和差分串行时钟写入的至少两位数据，直至写入全部编码数据；数据解码模块，将编码数据同步解码。本发明能在很大的范围内随意增加传输带宽和传输速率，还能极大地降低误码率。
- 一种fpga虚拟io互连电路
- [实用新型]一种验证板结构和验证平台-CN201621333348.3有效
-
曹宝军;严通通
-
北京亚科鸿禹电子有限公司
-
2016-12-06
-
2017-07-28
-
G05B23/02
- 本实用新型提供一种验证板结构和验证平台，验证板结构包括控制板、主体板以及分别与控制板和主体板连接的连接板，控制板包括电源接口、控制接口和用于进行状态扩展的多个相同封装的连接器接口，主体板包括用于进行状态扩展的多个相同封装的连接器和至少一个FPGA，控制板上部连接器接口的位置与控制板下部连接器接口的位置对称，控制板左部连接器接口的位置与控制板右部连接器接口的位置对称，主体板上部连接器的位置与主体板下部连接器的位置对称，主体板左部连接器的位置与主体板右部连接器的位置对称。本实用新型中单验证板结构能够灵活扩展，既可以满足对成本要求较高的用户的验证需求，也可以满足需要大容量拓展的用户的需求。
- 一种验证板结平台
- [实用新型]一种FPGA原型验证系统的电源监控装置-CN201520332970.1有效
-
孙冰冰
-
北京亚科鸿禹电子有限公司
-
2015-05-21
-
2015-11-25
-
G06F1/28
- 本实用新型提供了一种FPGA原型验证系统的电源监控装置，包括：ATX电源模块，电源监控模块，多个电源转换模块，电源反馈电路，负载模块，其中，所述ATX电源模块与电源监控模块连接；所述电源监控模块与所述多个电源转换模块连接；所述多个电源转换模块分别与负载模块以及电源反馈电路相连；所述负载模块与电源反馈电路相连；所述ATX电源模块，用于为所述电源监控模块以及所述多个电源转换模块提供电源；所述电源监控模块，用于监控所述ATX电源模块的电源状态，控制所述ATX电源模块的通断，对所述多个电源转换模块进行使能控制，以及，监测所述多个电源转换模块的工作状态信号；保证了FPGA原型验证系统的电源的稳定性。
- 一种fpga原型验证系统电源监控装置
- [实用新型]一种FPGA原型验证装置-CN201520270449.X有效
-
张正;刘永宏
-
北京亚科鸿禹电子有限公司
-
2015-04-29
-
2015-10-28
-
G06F11/16
- 本实用新型公开了一种FPGA原型验证装置，涉及FPGA原型验证领域。所述装置包括：控制板，主体板，用户面板,立方体支撑骨架和至少一个电源板；所述主体板与所述控制板分别固定于所述立方体支撑骨架的一对第一对立面之上；所述主体板的高速插座所在面背向立方体支持骨架侧；所述电源板垂直固定于所述主体板与控制板之间,所述电源板连接主体板与控制板；所述用户面板固定于所述立方体支撑骨架垂的直于所述第一对立面的一面之上，所述用户面板连接控制板。在保证减少板子的占用空间的前提下本实用新型的搭建方式也能够保证验证装置在物理结构上的稳定性，能为用户提供最大的方便，减少用户在板子维修期间的这个真空期的时间。
- 一种fpga原型验证装置
- [发明专利]一种管脚映射方法和系统-CN201310741560.8有效
-
郭文帅;刘永宏
-
北京亚科鸿禹电子有限公司
-
2013-12-27
-
2014-04-23
-
G06F17/50
- 本发明提供了一种管脚映射方法和系统，以解决现有技术中的映射方法工作量大、效率低，得出的管脚的映射关系不准确的问题。其中方法包括：调用指定目录下预先配置的脚本文件；解析脚本文件，脚本文件中包括：子板插入的母板的母插座编号、具有映射关系的子板的子插座管脚编号，以及，子板上功能模块的管脚网络名；依据母板的母插座编号和子板的子插座管脚编号从预设的数据库中查找对应的母板上功能模块的管脚编号；依据子板上功能模块的管脚网络名和母板上功能模块的管脚编号整合成输出文件；输出所述输出文件。本发明管脚映射的效率较高，并且得出的管脚的映射关系较准确。
- 一种管脚映射方法系统
- [发明专利]一种FPGA原型验证系统总线控制装置-CN201110242838.8有效
-
郭文帅;刘永宏
-
北京亚科鸿禹电子有限公司
-
2011-08-23
-
2012-01-04
-
G06F13/20
- 本申请提供了一种FPGA原型验证系统总线控制装置，涉及FPGA原型验证领域。所述装置包括包括：包括主控芯片，HyperBus总线和多个从FPGA芯片，其中，主控芯片通过HyperBus总线和多个从FPGA芯片相连，HyperBus总线包含模式控制线；所述主控芯片包括：主模式控制模块，主数据收发模块，主数据流监听模块；所述从FPGA芯片包括：从模式控制模块，从数据收发模块。本申请通过添加主控芯片和HyperBus(HyperSiliocn Bus)总线连接，由主控芯片按模式控制指令调整模式控制线的状态，或者初始状态下通过人工设置模式控制线的状态来设置系统总线的工作模式，实现了在同一系统下运行多总线工作模式，为FPGA原型验证带来了极大方便并减轻了成本，特别在于基于HyperBus的二次开发上，HyperBus提供了很好的系统通信和控制途径。
- 一种fpga原型验证系统总线控制装置
- [发明专利]一种FPGA 原型验证时钟装置-CN201110242837.3有效
-
郭文帅;刘永宏
-
北京亚科鸿禹电子有限公司
-
2011-08-23
-
2012-01-04
-
G06F1/08
- 本申请提供了一种FPGA原型验证时钟装置，涉及FPGA原型验证领域。所述的装置包括包括主控芯片，第一FPGA芯片，第二FPGA芯片，以及同时连接第一FPGA芯片和第二FPGA芯片的外部时钟输入输出电路；一端连接主控芯片、另一端分别连接第一FPGA芯片和第二FPGA芯片的内部可编程时钟电路；直连第一FPGA芯片、或者第二FPGA芯片、或者同时连接第一FPGA芯片和第二FPGA芯片的外直插晶振电路；从第一FPGA芯片指向第二FPGA芯片的源同步时钟电路；和/或，从第二FPGA芯片指向第一FPGA芯片的源同步时钟电路。用于将第一FPGA芯片或第二FPGA芯片的反馈时钟引入主控芯片，以及将调整后时钟引入第一FPGA芯片和第二FPGA芯片的反馈时钟电路。本申请实现了多种时钟的集中管理，最大化了系统时钟资源利用率。
- 一种fpga原型验证时钟装置
|
