“丘正前”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]减少存储体冲突的方法-CN201811580102.X有效
发明人： 丘正前;孙锦鸿 -专利权人：安谋科技（中国）有限公司
申请日： 2018-12-24 - 公布日： 2021-01-26 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种减少存储体冲突的方法，包括确定对包含N个存储体的存储器进行并行访问时会发生存储体冲突的多个数据的二进制地址；确定移位步长，该移位步长表示存储体中的数据被移动的存储体数，是从存储器中的数据的二进制地址中选择的n位所表示的值，其中N＝2^n；并且，存储器中的数据以移位步长移动之后，发生存储体冲突的数据将不再位于同一存储体中；以及按照移位步长移动存储器中的数据，其中存储器中的数据在存储体中的行地址值不变。本发明使访问时可能发生冲突的数据不再位于同一存储体中，减少存储体冲突，提高存储器性能。
减少存储冲突方法

[发明专利]MVP处理器中有DMA参与的线程管理方法及装置-CN201410166208.0有效
发明人： 丘正前;王世好;陈俊锐;李晶晶 -专利权人：深圳中微电科技有限公司
申请日： 2014-04-24 - 公布日： 2018-11-16 - 主分类号： G06F9/48 文献下载
摘要：本发明涉及一种MVP处理器中有DMA参与的线程管理方法，包括如下步骤：将所述DMA虚拟通道与在该硬件内核上运行的软件线程绑定；判断是否进行DMA且软件线程必须等待所述DMA数据返回，如是，执行下一步骤，否则，执行线程中的其他指令；使所述软件内核除虚拟DMA通道外的其他部分进入休眠状态，并释放所述硬件内核；当所述DMA数据返回时，唤醒所述软件线程，在其得到空闲的硬件内核后配置该软件内核绑定的虚拟DMA通道到所述硬件内核。本发明还涉及一种实现上述方法的装置。实施本发明的MVP处理器中有DMA参与的线程管理方法及装置，具有以下有益效果：其硬件资源的使用效率较高。
mvp 处理器 dma 参与线程管理方法装置

[发明专利]在处理器中减小纹理延迟的方法及装置-CN201410166128.5有效
发明人： 丘正前;冀谦祥;刘鑫;李晶晶;钟伟;梅思行 -专利权人：深圳中微电科技有限公司
申请日： 2014-04-24 - 公布日： 2018-09-25 - 主分类号： G06F9/48 文献下载
摘要：本发明涉及一种在处理器中减小纹理延迟的方法，包括如下步骤：缓存像素数据，得到像素块；以所述像素块为单位，对所述缓存的像素数据进行像素渲染；发出纹理请求，以所述像素块为单位将其送入纹理单元进行处理；像素渲染线程进入休眠状态，让出渲染流水线；纹理单元对送入的像素块进行处理，完成后返回数据；唤醒休眠的像素渲染线程，在空闲的渲染流水线上继续运行。本发明还涉及一种实现上述方法的装置。实施本发明的在处理器中减小纹理延迟的方法及装置，具有以下有益效果：系统开销较少，其纹理延迟较小。
处理器减小纹理延迟方法装置

[发明专利]多线程处理器中通用寄存器组的分配方法及装置-CN201410166209.5有效
发明人：王世好;丘正前;李晶晶;梅思行 -专利权人：深圳中微电科技有限公司
申请日： 2014-04-24 - 公布日： 2017-05-10 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种多线程处理器中通用寄存器组的分配方法，包括如下步骤判断该软件线程是初始创建的还是休眠后被唤醒的，如是初始创建的，则查找并得到一个空闲的通用寄存器组，分配给该软件线程，上载到所述软件线程分配到的物理线程的指令处理流水线上；如是休眠后唤醒的，则查找所述软件线程休眠前的配置的通用寄存器组，重新上载到所述软件线程重新分配到的物理线程的指令处理流水线上；形成线程，并运行该线程；如软件线程进入休眠，在线程控制器作用下保持所述软件线程的通用寄存器组。本发明还涉及一种实现上述方法的装置。实施本发明的多线程处理器中通用寄存器组的分配方法及装置，具有以下有益效果其处理器开销较小、效率较高。
多线程处理器通用寄存器分配方法装置

[发明专利]在和谐处理器中实现图形处理的方法及和谐处理器-CN201410166054.5在审
发明人： 丘正前;钟伟;冀谦祥;李晶晶;梅思行 -专利权人：深圳中微电科技有限公司
申请日： 2014-04-24 - 公布日： 2014-08-20 - 主分类号： G06F9/50 文献下载
摘要：本发明涉及一种在和谐处理器中实现图形处理的方法，包括如下步骤：执行图形处理命令，建立图形处理的软件线程，为所述软件线程分配或使其在队列中等待分配执行该软件线程的硬件资源；形成图形处理流水线；所述图形处理流水线中的软件线程读取图形处理控制器中的命令寄存器内容；依据得到内容，所述图形处理流水线中的软件线程进行相应的操作。本发明还涉及一种和谐处理器。实施本发明的在和谐处理器中实现图形处理的方法及和谐处理器，具有以下有益效果：其效率较高，较为节省资源。
和谐处理器实现图形处理方法

[发明专利]在MVP处理器中消除纹理延迟和寄存器管理的方法-CN201110384569.9有效
发明人：梅思行;王世好;丘正前 -专利权人：深圳中微电科技有限公司
申请日： 2011-11-28 - 公布日： 2012-06-27 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种在MVP处理器中消除纹理延迟的方法，包括如下步骤：MVP处理器开始运行渲染主程序；将MVP处理器中各MVP内核的寄存器按照设定的长度进行分段，得到多个长度相同的寄存器组，并将所述寄存器组在所述内核开始时绑定在所述内核；着色线程发出纹理细节请求后，让出其占有的处理时隙，并设置返回时的程序计数器；纹理细节返回，所述着色线程重新开始运行。本发明还涉及一种在MVP处理器中用于图像处理线程的寄存器管理方法。实施本发明的在MVP处理器中消除纹理延迟和寄存器管理的方法，具有以下有益效果：在实现GPU功能时资源及能量较为节省、处理器性能不会退化。
mvp 处理器消除纹理延迟寄存器管理方法

[发明专利]并行扰码/解扰码处理装置及方法-CN200910173418.1有效
发明人： 丘正前 -专利权人：中兴通讯股份有限公司
申请日： 2009-09-16 - 公布日： 2011-04-20 - 主分类号： H04L29/06 文献下载
摘要：本发明公开了一种并行扰码/解扰码处理装置及方法，其中，该装置包括：生成模块，用于根据公式Dn+k＝Ak*Dn计算生成k位并行扰码序列；处理模块，用于根据生成模块生成的k位并行扰码序列对输入数据进行扰码/解扰码处理。通过本发明，能够降低低位寄存器的扇出系数。
并行解扰码处理装置方法

[发明专利]实现光通道数据单元解映射的装置及方法-CN200910148621.3无效
发明人： 丘正前 -专利权人：中兴通讯股份有限公司
申请日： 2009-06-25 - 公布日： 2010-12-29 - 主分类号： H04Q11/00 文献下载
摘要：本发明公开了一种实现光通道数据单元解映射的装置及方法，其中所述装置包括：控制模块，以及包含多个FIFO存储器即先入先出存储器的存储模块，所述控制模块用于在TFI-5总线上的数据到来时，控制所述存储模块将判定为有效数据的字节写入所述FIFO存储器中，并根据所述存储模块反馈的数据量控制所述所述FIFO存储器读出其中存储的有效数据；所述FIFO存储器用于写入并缓存写入其中的有效数据或者读出其中存储的有效数据；所述存储模块，用于将所述多个FIFO存储器中存储的数据量反馈给所述控制模块；采用本发明所述方法和装置，简化了解映射的步骤，使电路结构更加简单可靠。
实现通道数据单元映射装置方法

1
共 8 条