|
钻瓜专利网为您找到相关结果 9个,建议您 升级VIP下载更多相关专利
- [发明专利]基于FPGA的时隙交换装置及方法-CN201310733402.8有效
-
刘增华
-
邦彦技术股份有限公司
-
2013-12-26
-
2018-05-08
-
H04Q11/08
- 本发明公开了一种基于FPGA的时隙交换装置,其配置模块的端口配置单元根据CPU的配置信号,配置相应接收端口接收上行数据,以及配置相应发送端口发送下行数据;其上交换网模块对至少一上行数据进行处理,生成一条汇聚数据,并将汇聚数据发送至交换网模块;其交换网模块根据至少一条汇聚数据生成一条输入时隙数据,对输入时隙数据进行时隙交换处理,生成输出时隙数据,并将输出时隙数据发送至下交换网模块;其下交换网模块对输出时隙数据进行处理,生成相应的下行数据,并将下行数据分发至发送端口。本发明还公开了一种基于FPGA的时隙交换方法。采用本发明所公开的方案,能够支持多种速率的业务接入、且支持多个业务端口的汇聚交换。
- 基于fpga交换装置方法
- [发明专利]用于转接数据帧的设备与方法-CN98810312.5无效
-
D·安东松;F·马尔姆奎斯特
-
艾利森电话股份有限公司
-
1998-08-20
-
2004-05-12
-
H04Q11/08
- 本发明涉及用于将来自多(N)条输入线路(i1,i2,…in,iN)的输入数据帧(IDF)转接为多(M)条输出线路(O1,O2,…On,OM)上的输出数据帧(ODF)的转接设备,此转接设备包含数量为K的转接模式单元,每个转接模式单元包含特定的转接模式。数量为K的帧存储器(FSMJ)均存储每个帧周期中来自所有输入线路的所有输入数据帧。每个帧存储器用于选择比特给子组的M/K条输出线路。并行工作单元(u1,u2,…uK)均顺序地从存储的输入线路中选择多个M/K比特,并行工作单元(u1,u2,…uK)均顺序地从存储的输入数据帧中选择多个M/K比特并同时分配所选择的比特给相应子组的输出线路上输出的数据帧。以比输入数据线路上比特率高M/K倍的时钟速率执行每个单元中的比特选择与分配。因此,实现输入数据帧的面向比特的读出与输出数据帧的写入,这允许全速率以及子速率输入PCM数据帧的灵活转接。
- 用于转接数据设备方法
- [发明专利]一种大容量T型交换网-CN97114231.9无效
-
甘定良;李杰
-
华为技术有限公司
-
1997-08-19
-
2002-10-30
-
H04Q11/08
- 一种大容量T型交换网络。包括输入、输出端的输入快速切换模块和输出快速切换模块,位于输入快速切换模块和输出快速切换模块之间的多个独立的单T交换模块,还包括与输入快速切换模块、输出快速切换模块相连并提供定时时间片选信号的时序信号发生单元,以及对交换网络内各单元进行控制、配置的控制单元。本发明可以完成64K×64K或更大容量交换及平滑扩容,扩容所用器件以及交换网络内各部分连线线性增加,系统成本低、易于实现、稳定性好。
- 一种容量交换
|