专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果14个,建议您升级VIP下载更多相关专利
  • [实用新型]倍频系统-CN202023000065.6有效
  • 张景利;徐奇;黄威 - 北京清杉科技有限公司
  • 2020-12-15 - 2021-11-02 - H03K3/86
  • 本申请提出了一种倍频系统,其可用于对输入述倍频系统的输入信号的频率进行倍增以及输出具有倍增频率的输出信号,该倍频系统包括方波发生装置、带通滤波装置和输出放大装置,方波发生装置的输出端与带通滤波装置的输入端连接,带通滤波装置的输出端与输出放大装置的输入端连接。在根据本申请的倍频系统中,可通过低成本的倍频结构实现输入信号高精度频率倍增,进而使倍频系统满足低成本、高精度性能要求。
  • 倍频系统
  • [发明专利]时钟产生装置及其方法-CN201310138975.6有效
  • 黄诗雄;林见儒 - 瑞昱半导体股份有限公司
  • 2013-04-19 - 2017-03-01 - H03K3/86
  • 一种时钟产生装置及其方法,该时钟产生装置包含有一第一延迟单元、一除频单元、一角度延迟单元、以及一第一计算单元。第一延迟单元接收一输入时钟,延迟输入时钟一预设时间,产生一输入延迟时钟。除频单元接收输入延迟时钟,除频输入延迟时钟,以产生一第一除频时钟与一第二除频时钟,且第一除频时钟的频率与第二除频时钟的频率均为输入延迟时钟的一预设倍数。角度延迟单元延迟第一除频时钟一第二预设时间,以产生一第一延迟时钟。而第一计算单元,依据第一除频时钟与第一延迟时钟的电平决定一第一输出时钟的第一边缘的触发时间,依据输入时钟与第一延迟时钟的电平决定第一输出时钟的第二边缘的下降时间。
  • 时钟产生装置及其方法
  • [发明专利]具有省电控制的展频时钟产生电路-CN200910134451.3有效
  • 詹前煜;谢宗轩 - 瑞鼎科技股份有限公司
  • 2009-04-15 - 2010-10-20 - H03K3/86
  • 一种具有省电控制的时钟展频产生电路,用于将输入时钟信号展频成输出时钟信号,包括:时钟延迟链模块、时钟选择及输出单元以及控制单元。时钟延迟链模块,包括多个时钟延迟链,用于产生多个延迟时钟信号。控制单元依据输出时钟信号产生多个计数器信号以及依据这些计数器信号产生多个省电控制信号。时钟选择及输出单元依据这些计数器信号,选择性地将这些延迟时钟信号组合以产生输出时钟信号。时钟延迟链模块依据省电控制信号选择性地开启这些时钟延迟链。这样,可有效产生展频的输出时钟信号及达到省电的目的。
  • 具有控制时钟产生电路
  • [发明专利]数字控制且级数可调的环形振荡器-CN200910085707.6有效
  • 乔飞;彭锦;杨华中 - 清华大学
  • 2009-05-27 - 2009-10-28 - H03K3/86
  • 数字控制且级数可调的环形振荡器属于片上环形振荡器技术领域,其特征在于,采用了十个传输门和六个延时单元,在六路数字电压信号控制下,用两位控制字来控制所述传输门的通断,再通过各传输门控制各延时单元,形成四、五、六共三种级数的环形振荡器;当某一路环形振荡器工作时,其余各级环形振荡器断开,所述三种不同级数的环形振荡器各级公同的各个延时单元的输出作为各级环形振荡器的输出。本发明具有:在不同控制电压控制下,输出频率的可调范围大,改变控制字,使可调输出频率线性变化、且占用芯片面积小的优点。
  • 数字控制级数可调环形振荡器
  • [发明专利]应用相位选择器的数据锁存电路-CN200810082309.4有效
  • 徐建昌 - 瑞昱半导体股份有限公司
  • 2008-02-29 - 2009-09-02 - H03K3/86
  • 本发明提供一种数据锁存电路。该数据锁存电路包含有:一第一数据锁存单元,用来依据一第一时钟信号以锁存一第一输入数据,并输出一第一输出数据;一第二数据锁存单元,用来依据一第二时钟信号以锁存该第一输出数据,并输出一第二输出数据;一第三数据锁存单元,用来依据一第三时钟信号以锁存该第二输出数据,并输出一输出数据;以及一相位选择器,耦接于该第二数据锁存单元,用来依据该第一、第三时钟信号的相位关系来产生该第二时钟信号至该第二数据锁存单元。
  • 应用相位选择器数据电路
  • [发明专利]相位时钟发生器-CN200810149149.0无效
  • 金泰逵 - 东部高科股份有限公司
  • 2008-09-12 - 2009-03-18 - H03K3/86
  • 本发明公开一种相位时钟发生器。相位时钟发生器可包括晶体管和缓冲器。晶体管连接在电力线和地线之间,并且设置成4×N矩阵的形式,以通过它们的栅极端接收多个相位延迟信号。4个晶体管可形成在电力线和地线之间的单元列。从地线到电力线,单元列的首先两个晶体管提供NMOS晶体管对,其次两个晶体管提供PMOS晶体管对。缓冲器连接至设置在形成单元列的NMOS晶体管对和PMOS晶体管对之间的线,以发送时钟信号。本发明的相位时钟发生器能够在采用更小数目晶体管的同时基于高频特征生成时钟信号。
  • 相位时钟发生器
  • [发明专利]产生循环脉冲的方法和设备-CN200380100155.2有效
  • 萨卡利·缇尤拉涅米 - 诺基亚公司
  • 2003-11-26 - 2005-10-19 - H03K3/86
  • 本发明涉及用于产生循环脉冲的方法和设备。第一差分对包括用于第一单极脉冲的输入端,以及用于第二单极脉冲的第二输入端,所述第一单极脉冲和所述第二单极脉冲具有相反的极性。所述第一单极脉冲和所述第二单极脉冲在延迟装置中被延迟,第二差分对包括用于所述被延迟的第一单极脉冲的输入端,以及用于所述被延迟的第二单极脉冲的第二输入端。所述装置被设置为通过将与所述第一差分对的第一单极脉冲相关的输出信号和与所述第二差分对的第二单极脉冲相关的输出信号组合起来形成循环脉冲。
  • 产生循环脉冲方法设备

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top