“G06F13/24”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果384个，建议您升级VIP下载更多相关专利

[发明专利]用于具有多个总线的PCIE电桥的中断处理系统及方法-CN201280058637.5有效
发明人： X·宁;S·多林;M·阿尔特霍夫 -专利权人：马维尔国际贸易有限公司
申请日： 2012-11-30 - 公布日： 2016-10-26 - 主分类号： G06F13/24 文献下载
摘要：一种电桥，包括总线、存储器、部件模块、接口和中断模块。该部件模块经由存储器和总线在主机控制模块与网络设备之间传送数据。该接口连接在存储器与网络设备之间并且经由总线中的一个总线向存储器传输状态信息。该状态信息指示网络设备与主机控制模块之间的上一数据传送的完成。中断模块在状态信息被传输至存储器之后检测由网络设备生成的第一中断，并且经由存储器和总线中的一个总线向部件模块传输中断消息。接着，部件模块生成由主机控制模块可检测的第二中断。该第二中断指示网络设备与主机控制模块之间的数据传送的完成。
用于具有总线 pcie 电桥中断处理系统方法

[发明专利]用于降低功耗的中断处理的同步-CN201480076274.7在审
发明人： T.W.罗;G.N.秦亚;P.哈马伦;R.富尔塔斯;H.王;H.孙 -专利权人：英特尔公司
申请日： 2014-03-24 - 公布日： 2016-10-12 - 主分类号： G06F13/24 文献下载
摘要：公开了一种处理器，并且该处理器包括：至少一个核心，包括第一核心；以及中断延迟逻辑。中断延迟逻辑用于在第一时间接收第一中断以及延迟处理第一中断达开始于第一时间的第一时间延迟，除非在第一核心处理第二中断的第二时间处第一中断挂起。如果在第二时间处第一中断挂起，则中断延迟逻辑指示第一核心在第一时间延迟完成之前开始处理第一中断。其他实施例被公开并要求保护。
用于降低功耗中断处理同步

[发明专利]多核处理器系统、分配程序、控制程序、分配方法以及控制方法-CN201610236777.7在审
发明人：山下浩一郎;铃木贵久;山内宏真;栗原康志 -专利权人：富士通株式会社
申请日： 2010-07-30 - 公布日： 2016-09-07 - 主分类号： G06F13/24 文献下载
摘要：CPU#0检测进程1的分配指示。CPU#0取得残余时间，该残余时间是从作为对CPU#1分配的中断处理的句柄B的事件的产生时刻到句柄B的执行期限为止的时间(句柄B的Dt)减去句柄A的处理时间即句柄B的CP后的时间。CPU#0判断所取得的残余时间是否为进程1的被定义禁止中断的处理的处理时间(进程1的CP)以上。即，在对CPU#1分配了进程1的情况下，即使在进程1的执行中产生句柄B的事件，也判断是否能够遵守句柄B的Dt。若在进程1的执行中产生句柄B的事件，则判断为能够遵守句柄B的Dt。因此，CPU#0将进程1向CPU#1分配。
多核处理器系统分配程序控制程序方法以及控制

[发明专利]用于处理定制事件的技术-CN201380080241.5在审
发明人： N·亚当斯;S·派塔拉巴拉甘加达拉;P·杜塔;R·K·纳拉瓦蒂;V·K·朗吉内尼 -专利权人：英特尔公司
申请日： 2013-11-14 - 公布日： 2016-06-01 - 主分类号： G06F13/24 文献下载
摘要：各个实施例一般涉及装置和方法，用于从非运行以在平台处理设备上直接引起系统事件的设备接收中断，从而在所述平台处理设备上引起所述系统事件；基于所述中断并响应于接收到所述中断而生成具有信息的通用事件消息。此外，基于在所述通用事件消息中的信息生成具有所述信息的定义事件消息；以及基于在所述定义事件消息中的信息，将中断发送给平台处理设备的操作系统以在所述平台处理设备上引起系统事件。
用于处理定制事件技术

[发明专利]对UART数据进行接收和解析的方法以及装置-CN201510824839.1在审
发明人：贾天亮 -专利权人：北京天诚盛业科技有限公司
申请日： 2015-11-24 - 公布日： 2016-04-20 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种对UART数据进行接收和解析的方法以及装置，属于数据传输领域，所述方法包括：当检测到UART中断标记时，进入UART中断处理函数；将UART缓存中的数据保存到内存中；清除UART中断标记；判断是否检测到UART中断标记，若是，转至所述将UART缓存中的数据保存到内存中，否则，执行下一步骤；退出UART中断处理函数；当内存中的数据有更新时，对内存中的数据进行解析。与现有技术相比，本发明的对UART数据进行接收和解析的方法降低了微控制器的工作负荷，不会对微控制器当前进行的操作造成不利影响，提高了软件的运行速度和运行效率，提高了数据接收和解析的正确性，降低了系统的功耗。
uart 数据进行接收解析方法以及装置

[实用新型]外部设备响应处理系统-CN201520917451.1有效
发明人：姚泳 -专利权人：北京至德通达科技发展有限公司
申请日： 2015-11-17 - 公布日： 2016-04-20 - 主分类号： G06F13/24 文献下载
摘要：本实用新型公开了一种外部设备响应处理系统，包括处理器、中断控制器和外部设备，所述中断控制器包括：中断产生单元，和外部设备通信连接；中断向量存储单元；所述处理器和中断向量存储单元通信连接，所述外部设备与处理器或中断产生单元通信连接。通过将继电器工作判断和A/D采样点路采样均放在中断控制器内进行响应，缩短了处理器主循环的循环周期，继电器工作状态和A/D采样点路的采样能够100％的得到处理器的响应处理，提高了系统的稳定性和反应速度，防止掉点的可能。
外部设备响应处理系统

[发明专利]一种降低响应延时提高系统效率的中断控制器及控制方法-CN201510842999.9在审
发明人：李奕均;冯炯;黄凯杰 -专利权人：杭州朔天科技有限公司
申请日： 2015-11-27 - 公布日： 2016-04-13 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种降低响应延时提高系统效率的中断控制方法，包括如下步骤：当中断控制器接收到外设的中断信号后，根据其寄存器堆中的配置以及记录的当前中断状态，来决定是否将当前的中断信号传送给处理器。若处理器当前正处于异常处理级，且当前中断没有抢占权，该中断将进入等待状态，等待当前中断返回；若当前处理器处在正常执行级，或者当前中断优先级高于正在处理的中断，中断控制器将把当前中断请求以及中断向量号发给处理器；处理器收到中断信号后，自动将堆栈指针减去9，并给出进入中断指示信号，指示处理器即将响应中断，即下一步开始计算异常入口地址；中断控制器检测到信号后，主动保存当前处理器状态到CPU寄存器缓冲区中。
一种降低响应延时提高系统效率中断控制器控制方法

[发明专利]PWM在输入模式下传输数据的实现方式-CN201510689183.7在审
发明人：张明懿 -专利权人：福州瑞芯微电子股份有限公司
申请日： 2015-10-22 - 公布日： 2016-01-06 - 主分类号： G06F13/24 文献下载
摘要：本发明提供一种PWM在输入模式下传输数据的实现方式，所述PWM在输入模式时，CPU配置输入波形采用控制寄存器中的FIFO缓冲模式，当遇到输入波形跳变时，将跳变信息及其相应的标志位保存至FIFO中，当FIFO中的存储值达到限定值时，则CPU中断PWM输出波形，并读取FIFO中的数据；当CPU读取完FIFO中的数据后启动PWM输出波形，CPU不用频繁响应中断，可以快速读取数据，降低数据丢失的可能性。
pwm 输入模式传输数据实现方式

[发明专利]基于异步非透明桥的数据传输方法及系统-CN201510548279.1有效
发明人：李浩然 -专利权人：北京神州云科数据技术有限公司
申请日： 2015-08-31 - 公布日： 2015-12-23 - 主分类号： G06F13/24 文献下载
摘要：本发明涉及一种基于异步非透明桥的数据传输方法及系统，该方法包括：第一终端设备初始化非透明桥NTB通讯模块；使用注册函数向所述NTB通讯模块注册通讯通道，与第二终端设备建立通讯连接；通过所述通讯通道，所述第一终端设备向所述第二终端设备发送数据。本发明的方法通过在整个通讯过程中使用异步调用，降低了计算资源的开销和通讯的时延。
基于异步透明数据传输方法系统

[发明专利]一种稳定热插拔驱动方法、装置及一种支持热插拔设备-CN201410108441.3在审
发明人：刘鹏举 -专利权人：中兴通讯股份有限公司
申请日： 2014-03-21 - 公布日： 2015-09-23 - 主分类号： G06F13/24 文献下载
摘要：本发明提供一种稳定热插拔驱动方法、装置及一种支持热插拔设备，解决了可支持热插拔设备多次连续快速热插拔后，设备和系统仍然能够正常工作的问题。本申请的方案包括：检测插有可支持热插拔设备端口所处状态，当检测到插有可支持热插拔设备端口所处状态为插入，则延迟一定时间后再对插有可支持热插拔的设备端口进行扫描处理。在本实施例中，延迟一定时间优选大于等于2s。与现有技术相比较，本申请在检测到端口的插入状态以后，延迟一定时间，这样可以保证系统配置的资源得到及时的释放。进一步确保了在连续多次对可支持热插拔设备进行插入和拔出操作后，设备与系统仍然能够正常工作。
一种稳定热插拔驱动方法装置支持设备

[发明专利]便携式计算设备中的中断等待时间门限和支持处理器的资源的动态调整-CN201380055623.2有效
发明人： H-J·朴;H·罗;I·黄;A·K·杜 -专利权人：高通股份有限公司
申请日： 2013-10-01 - 公布日： 2015-07-01 - 主分类号： G06F13/24 文献下载
摘要：便携式计算设备包括通过数据总线通信耦合的调制解调器和应用处理器。该调制解调器根据所识别的数据呼叫来传输目标数据吞吐量。作为响应，应用处理器判断中断等待时间门限的调整是否是必要的，以支持该调制解调器所识别的目标数据吞吐量。否则，应用处理器不执行这种调整。此外，调制解调器请求应用处理器资源的期望性能。作为响应，应用处理器调整该应用处理器控制的资源的控制输入。当前的数据传输会话的变化触发了调制解调器传输修订后的目标数据吞吐量和/或修订后的针对应用处理器资源的期望性能的请求。
便携式计算设备中的中断等待时间门限支持处理器资源动态调整

[发明专利]一种VME总线菊花链中断自动传递方法-CN201310714489.4在审
发明人：王纯委;李成文;解文涛;刘宇;何立军;何小亚;杨涛 -专利权人：中国航空工业集团公司第六三一研究所
申请日： 2013-12-20 - 公布日： 2015-06-24 - 主分类号： G06F13/24 文献下载
摘要：本发明提出了一种VME总线菊花链中断自动传递方法，包括以下步骤：1）选择具有三态功能的单向驱动器；2）对驱动器使能信号的类型进行识别，分为高电平有效或低电平有效；3）采用VME总线的计算机，将模块分为主模块和从模块，在对从模块的连接器管脚进行信号分配时，选取其中一个针脚作为使能信号针脚；4）选取的针脚在母板上连接到驱动器的使能信号，根据驱动器的使能信号类型，确定母板上该针脚信号处理方法以及模块上该针脚信号处理方法。一种VME总线菊花链中断自动传递方法，在模块的配置发生变化时，可不必改动底板，就可使产品正常工作。
一种 vme 总线菊花中断自动传递方法

[发明专利]传输中断包-CN201380053945.3在审
发明人： D·特兰;J·特雷休伊 -专利权人：英特尔公司
申请日： 2013-11-19 - 公布日： 2015-06-24 - 主分类号： G06F13/24 文献下载
摘要：本文描述了用于传输聚合中断包的方法和系统。该方法包括将元数据从客户端设备发送到主机设备。该方法还包括检测来自所述客户端设备的至少两个数据集。附加地，该方法包括检测客户端设备的标识符。而且，该方法包括在所述客户端设备中生成聚合中断包，所述聚合中断包包括针对所述客户端设备的标识符和所述至少两个数据集。该方法还包括将所述聚合中断包从所述客户端设备发送到所述主机设备。
传输中断

[发明专利]一种基于FPGA的海图标绘台驱动模块-CN201310626204.1在审
发明人：韩雪 -专利权人：哈尔滨功成科技创业投资有限公司
申请日： 2013-11-29 - 公布日： 2015-06-03 - 主分类号： G06F13/24 文献下载
摘要：一种基于FPGA的海图标绘台驱动模块，其特征是本发明选用FPGA板卡代替传统的CDT800定时计数卡，其可以作为独立模块采用硬件方式产生脉冲序列和传输控制命令，避免了频繁的中断响应，节约了主机的CPU资源，FPGA板卡主要由FPGA最小系统、PC/104总线连接器、输入输出单元、电平转换电路以及基地址设置模块组成。节约了主机的CPU资源，FPGA板卡主要由FPGA最小系统、PC/104总线连接器、输入输出单元、电平转换电路以及基地址设置模块组成。程序设计采用分层结构，顶层是监控模块，中间层是命令识别模块，底层是公共模块和中断处理模块，公共模块包括画线、写字、I/O操作。层与层之间通过函数调用来联系，通过函数来判断读入的是哪一类命令，然后调用具体的功能模块，记录随机命令和推位命令条数，设计两个缓冲区来存放两类命令。
一种基于 fpga 海图标绘驱动模块

[发明专利]一种采用DMA控制器进行字符串处理的方法及装置-CN201410722861.0在审
发明人：王勇;王忠海;肖佐楠;郑茳 -专利权人：天津国芯科技有限公司
申请日： 2014-12-02 - 公布日： 2015-04-08 - 主分类号： G06F13/24 文献下载
摘要：本发明提供一种采用DMA控制器进行字符串处理的方法及装置，所述方法包括如下步骤：预先设置好DMA控制寄存器模块，DMA控制模块根据控制寄存器模块的不同控制信息进行数据操作，并将最终结果传输到总线上，完成对字符串的操作。本发明的采用DMA控制器进行字符串处理的方法能够完成一般DMA数据传输功能的同时可以完成字符串处理的功能，进一步减轻CPU负担，从而提高系统整体性能。
一种采用 dma 控制器进行字符串处理方法装置