[发明专利]反馈脉冲发生器

说明书

本发明涉及脉冲发生器，特别地涉及能够产生精确的时钟脉冲同时适应各种负载状态的脉冲发生器。经常要求控制脉冲在一些高性能电路中触发一个事件。现在参见图1，表示一个典型的现有技术脉冲发生器10(在虚线矩形内表示)，包含一个与非门12，一个倒相器14，一个延迟网络16和一个负载18。图2表示电压波形与该脉冲发生器10相关的时间的关系。脉冲发生器10类似于表示在1996年3月12日发给Diba的美国专利5,498,989的图1中的一个单触发电路的现有技术装置。应该懂得，某些类似的现有技术装置已经以其它较小的修改用一个或非门代替与非门42，提供与脉冲发生器10类似的操作。因此，在下面与非门42称为或非门/与非门(NOR/NAND)42。

在脉冲发生器10中，通过分离输入信号为两个并行路径从该输入信号产生一个输出脉冲，第一路径是到该NOR/NAND门12的第一输入的直达路径，而第二路径是通过一个延迟电路16到该NOR/NAND门12的第二输入。来自NOR/NAND门12的输出通过倒相器14传送，提供用于脉冲发生器10的输出信号。现在参见图2，表示波形22(该输入信号)，24(在NOR/NAND门12的第二输入的延时的输入信号(X))和26(在倒相器14的输出出现的输出信号)与时间的关系。如图2所表示，当该输入信号22达到二进制逻辑″1″时发出脉冲发生器1D的输出脉冲，而当延时的输入信号X达到二进制逻″0″时开始终止。在这个方法中，仅仅该输入信号22用于建立输出脉冲。这个装置的一个缺点是它忽略脉冲发生器10的输出的负载18，它可以显著地影响该输出脉冲的宽度和幅度。

1991年10月22日发给的美国专利5,059,818(Witt等人)揭露用于提供输出时钟信号的一个自调节的时钟脉冲发生器。该输出时钟信号具有足够长度的第一和第二阶段以适应微处理器速度路径，和响应具有在宽的频率范围和占空因数内的一个频率和一个占空因数输入时钟信号而提供。该时钟脉冲发生器包括包含一个输出的一个锁存器，和设置和复位耦合到分开与非门的输入，各个与非门具有耦合到一个时钟源和分别来自该锁存器的输出的一个延迟反馈路径的第一和第二输入。安排该锁存器通过该输入时钟信号设置和复位，并且提供输出时钟信号。在来自该锁存器输出的该反馈路径也使该锁存器的设置和复位能建立该输出时钟信号的相位长度。这个装置的一个限制是该输入时钟信号在该输出信号通过该延迟电路传播之前必须进入一个低状态。这要求该输出脉冲必须比该输入时钟脉冲更长。

希望提供一个精确的脉冲发生器，它是可自己复位的(resettable)和使用预定的内部信号与用于适应各种的负载状态的一个反馈路径。

本发明针对一个脉冲发生器，包含用于接收来自外部信源的输入信号的一个输入，和用于提供输出信号以便驱动外部设备的一个输出，第一数字门电路和第二数字门电路。第一数字式电路耦合的在该脉冲发生器的输入和输出之间，并且响应来自该外部信源的输入信号从第一逻辑状态改变到第二逻辑状态，该输入信号是在它的第一输入接收的，用于在该脉冲发生器的输出端起始一个脉冲。第二数字门电路耦合的在该脉冲发生器的输出和到第一数字门装置的第二输入之间的一个反馈通路中。第二数字门装置响应在该脉冲发生器的输出的该脉冲的起始，而来自该外部信源的输入信号是在第二逻辑状态，用于具有预定延迟的控制信号给第一数字门装置。这个延时的控制信号由第一数字门装置使用用于在该脉冲发生器的输出终止该脉冲，以使该脉冲仅仅对于一个预定的时间期间是可提供的，本质上与该脉冲发生器的输出端的任何负载无关。