[发明专利]一种应用于图像传感器锁相环的线性相位误差比较器

说明书

本发明涉及模拟集成电路技术领域，提供一种应用于图像传感器锁相环的线性相位误差比较器，包括：斜坡发生器和控制信号生成电路；所述控制信号生成电路，用于对输入参考时钟信号和输出时钟信号进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；所述斜坡发生器，包括：基准电流源、电压跟随器、第一电容、基准电压源、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管。本发明能够实现线性的，连续的相位误差比较，降低相位误差比较器的量化噪声，实现低噪声锁相环。

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及一种应用于图像传感器锁相环的线性相位误差比较器。

背景技术

近年来，CMOS图像传感器因其集成度高及低成本等特点被广泛地应用到人们的生活中。锁相环(PLL，Phase Lock Loop)是CMOS图像传感器中的重要组成部分，提供基本时钟信号给图像传感器中模数转换器，接口电路等模块，它对CMOS图像传感器的性能有着至关重要的影响。

CMOS图像传感器中，依据锁相环的类型可以分为模拟电荷泵锁相环(CPPLL)、全数字锁相环(ADPLL)。其中，模拟电荷泵锁相环具有良好的相位噪声性能、但设计复杂度和功耗较全数字锁相环高，全数字锁相环与模拟电荷泵锁相环相比具有设计复杂度低，易于工艺迁移，功耗低等特点。全数字锁相环逐渐成为锁相环电路设计的主流趋势，但是全数字锁相环由于分数相位误差比较器量化噪声的影响，带内噪声性能劣于模拟电荷泵锁相环。

时间数字转换器(TDC，Time Digital Converter)是全数字锁相环中的一个重要组成部分，用作分数相位误差比较器。分数相位误差比较器的性能直接影响着全数字锁相环的精度和功耗。相位误差比较器的两个重要性能参数是分辨率及功耗。相位误差比较器的分辨率大小直接影响着量化噪声水平的高低。如果相位误差比较器的一个单元的时间分辨率过低，将会导致相位误差比较器的量化噪声达到一个很高的水平，进一步影响锁相环的输出带内相位噪声。所以相位误差比较器的分辨率对锁相环的相位噪声有着至关重要的影响。

目前相位误差比较器所采用的架构是基于反相器和触发器的结构。相位误差比较器的分辨率主要取决于单位反相器的延迟，而单位反相器的延迟受工艺差异、温度变化、电压变化影响特别大，需要额外的补偿电路对其进行补偿。此外对于数模混合集成电路中，数字电路与模拟电路一般工作电压不同，不能共用同一套电地，功耗较高。

发明内容

本发明主要解决传统分数相位误差中量化噪声难以消除的技术问题，提出一种应用于图像传感器锁相环的线性相位误差比较器，能够用于大规模图像传感器全数字锁相环中，具有低噪声、低功耗的特点。本发明能够实现线性的，连续的相位误差比较，降低相位误差比较器的量化噪声，实现低噪声锁相环。同时本发明能够降低整体电路电源电压，实现低功耗、低噪声锁相环。

本发明提供了一种应用于图像传感器锁相环的线性相位误差比较器，包括：斜坡发生器和控制信号生成电路；

所述控制信号生成电路，用于对输入参考时钟信号CLKA和输出时钟信号CLKB进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；

所述斜坡发生器，包括：基准电流源I_ref、电压跟随器Buffer、第一电容cap、基准电压源V_ref、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第八PMOS晶体管MP8、第九PMOS晶体管MP9、第一NMOS晶体管MN1和第二NMOS晶体管MN2；

所述第一PMOS晶体管MP1的源极接电源，第一PMOS晶体管MP1的漏极和栅极与基准电流源I_ref相连；所述基准电流源I_ref相连接地；