[发明专利]一种高速串行总线带宽测试装置及方法

说明书

本发明提供一种高速串行总线带宽测试装置及方法，所述装置包括：可编程逻辑器件、单片机、上位机、第一连接器和第二连接器；第一连接器、第二连接器和单片机均与可编程逻辑器件连接；单片机与上位机连接；第一连接器连接服务器端的标准接口；第二连接器连接存储设备。本发明从硬件角度可以实现PCI e设备带宽的压测，增强系统的稳定性。

技术领域

本发明属于服务器测试技术领域，具体涉及一种高速串行总线带宽测试装置及方法。

背景技术

PCIe总线是服务器最为常见的外围总线之一，PCIe总线具有速率高、容错率好、拓展方便等优势，经过几代迭代，形成了完整的产业链。服务器领域的多种外设均通过PCIe总线进行拓展。

PCIe设备在设计和测试阶段，经常会出现降带宽的问题，现有测试方法无法对这种状况进行测试。

发明内容

针对现有技术的上述不足，本发明提供一种高速串行总线带宽测试装置及方法，以解决上述技术问题。

本发明提供一种高速串行总线带宽测试装置，所述装置包括：

可编程逻辑器件、单片机、上位机、第一连接器和第二连接器；第一连接器、第二连接器和单片机均与可编程逻辑器件连接；单片机与上位机连接；第一连接器连接服务器端的标准接口；第二连接器连接存储设备。

进一步的，所述可编程逻辑器件与第一连接器之间具有多个输入通道，所述可编程逻辑器件连接有所述多个输入通道对应的指示灯。

进一步的，所述可编程逻辑器件与第二连接器之间具有多个输出通道，所述可编程逻辑器件连接有所述多个输出通道对应的指示灯。

进一步的，所述单片机与所述可编程逻辑器件通过简单、双向二线制同步串行总线连接。

进一步的，所述单片机通过串行通信结果连接上位机。

本发明还提供一种高速串行总线带宽测试方法，所述方法包括：

可编程逻辑器件接收单片机写入的配置信息；

可编程逻辑器件从所述配置信息中提取各通信通道对应的控制寄存器地址；

可编程逻辑器件通过修改对应控制寄存器地址的控制值对通信通道的通断状态进行控制。

进一步的，所述方法还包括：

单片机初始化内部时钟和管脚资源；

单片机接收上位机发送的配置信息；

单片机根据所述配置信息配置可编程逻辑器件的信息。

本发明的有益效果在于，

本发明提供的高速串行总线带宽测试装置及方法，从硬件角度可以实现PCIe设备带宽的压测，增强系统的稳定性。

此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个实施例的装置的结构示意图。

图2是本申请一个实施例的装置的单片机运行流程图。

具体实施方式