[发明专利]基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统

说明书

本发明涉及一种基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统，包括CPU、FPGA板卡、行情网关和交换机，所述的FPGA板卡和CPU相连接，所述的行情网关通过TCP与FPGA板卡相连接，所述的交换机通过UDP组播与FPGA板卡相连接，所述的CPU负责加载板卡解码程序，维护上下游链路，并配置FPGA板卡，所述的FPGA板卡通过OpenCL开发，用于行情解码。采用了本发明的基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统，基于OpenCL，实现证券交易所(如深交所)的证券交易系统中行情解码的流水线处理和并行处理，相对于传统的HDL开发FPGA，本发明开发速度更快、调试更方便，性能和稳定性更高。

技术领域

本发明涉及FPGA开发领域，尤其涉及行情解码领域，具体是指一种基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统。

背景技术

证券交易系统中，行情一直是最重要的环节之一。交易所向会员单位提供行情网关程序，会员单位使用行情解码程序，与交易所行情网关程序连接，然后解码收到的行情数据，进行行情处理，最后分发给行情使用者。行情解码分发系统大多采用软件开发。软件开发人员单纯依靠CPU、低延时网卡和低延时开发套件等，越来越接近时延瓶颈，再考虑到操作系统的调度和时延抖动，很难进入(几)微秒甚至纳秒级的竞争。FPGA(可编程逻辑阵列)，作为可编程硬件，可以处理网络数据，内部的大量逻辑资源可以重新“编程”，实现业务逻辑，而且时延抖动小。但是，当前FPGA的行情解码方案，大多采用HDL开发(verilog HDL或者VHDL)。HDL开发周期长，调试复杂，迭代速度慢，而且金融行业的FPGA硬件工程较少。本方案利用OpenCL这一高级语言开发FPGA行情解码，可以充分利用CPU和FPGA的优势，让两者分工合作。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种满足稳定性好、操作简便、适用范围较为广泛的基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统。

为了实现上述目的，本发明的基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统如下：

该基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统，其主要特点是，所述的系统包括CPU、FPGA板卡、行情网关和交换机，所述的FPGA板卡和CPU相连接，所述的行情网关通过TCP与FPGA板卡相连接，所述的交换机通过UDP组播与FPGA板卡相连接，所述的CPU负责加载板卡解码程序，维护上下游链路，并配置FPGA板卡，所述的FPGA板卡通过OpenCL开发，用于行情解码。

较佳地，所述的FPGA板卡包括TOE模块、IO模块和FPGA应用模块，所述的IO模块分别连接TOE模块和FPGA应用模块，所述的TOE模块与行情网关和交换机相连接，所述的TOE模块稳定与TCP/UDP的通信功能，建立与交易所的TCP连接，并将解码后的行情数据发送至交换机。

较佳地，所述的TOE模块包括第一TOE单元和第二TOE单元，具备独立的万兆以太网通信，所述的第一TOE单元与行情网关相连接，所述的第二TOE单元与交换机相连接，所述的第一TOE单元建立到行情网关的TCP连接，接收原始行情数据，在数据打上TCP连接的标识，所述的第二TOE单元接收并将解码后的数据以UDP组播的形式发送到交换机上。

较佳地，所述的TOE模块包括为FPGA板卡提供物理层、链路层、网络层和传输层的通信功能，并支持ping,telnet和IGMP的协议。

采用了本发明的基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统，基于OpenCL，实现证券交易所(如深交所)的证券交易系统中的行情解码的流水线处理和并行处理，相对于传统的HDL开发FPGA，本发明开发速度更快、调试更方便，性能和稳定性更高。

附图说明

图1为本发明的基于OpenCL实现证券交易系统中Binary协议行情加速解码的系统的结构图。