[发明专利]智能推断网络系统以及加法单元和池化单元电路系统

说明书

本发明提供了一种智能推断网络系统以及加法单元和池化单元电路系统，包括依次设置的序列生成单元模块、第一卷积层模块、第一池化层模块、第二卷积层模块、第二池化层模块、第三卷积层模块、第一全连接层模块、第二全连接层模块以及序列转化单元模块；所述第一卷积层模块～第三卷积层模块以及第一全连接层模块和第二全连接层模块中的加法组件均采用基于随机计算的加法单元电路模块；所述第一池化层模块和第二池化层模块均采用基于随机计算的最大池化单元电路模块。本发明通过引入并设计两个随机计算单元，解决智能推断芯片面积大、功耗高等问题。

技术领域

本发明涉及数字电路优化技术领域，具体地，涉及一种智能推断网络系统以及加法单元和池化单元电路系统。

背景技术

智能推断网络由于其可以自动提取特征并进行分析的特性，广泛地被应用在计算机视觉、自然语言处理和语音识别等各个领域。近年来，许多在现场可编程门阵列(FieldProgrammable Gate Array，FPGA)或者专用集成电路(Application Specific IntegratedCircuit，ASIC)上实现的智能推断芯片取得了很好的结果。然而随着网络层数的增加，其计算量急剧增长，过大的芯片面积和功耗限制了智能推断网络在嵌入式设备上的应用。随着摩尔定律即将走到尽头，芯片的硬件开销问题无法通过集成更多的晶体管来解决，因此急需一种新的计算模式。

随机计算(Stochastic Computing，SC)能解决芯片硬件开销的问题。随机计算是从数据编码角度提出的一种变革性计算架构，它利用由0和1构成的随机序列中1的概率来编码数值，能用简单的门逻辑实现复杂的运算，从而从根本上简化硬件电路并可能满足智能推断网络的面积和功率要求，是解决智能推断网络上述难题的新思路。随机计算与智能推断网络具有很好的契合度，主要体现在三点，一是神经网络计算规模大，而随机计算通过重新设计电路以简化计算的复杂度，相比二进制运算方法，随机计算运算电路结构简单，具有低功耗和高容错率的天然优势；二是网络的计算结果是各个类别的相对关系，对计算精度要求不是太高；三是智能推断网络的推理结果天然地和概率值相关，非常契合随机计算的特性，故随机计算的低精度和随机变异的缺点在智能推断网络应用中具有很好的耐受性。因此随机计算在计算量大但是计算精度要求不高的智能推断网络中发挥了其优势。

SC最大的优点是能用逻辑门电路实现复杂的运算，例如乘法仅需要一个与门即可实现。其另一个优点是容错率高。当然，SC也有局限性：一是计算精度不高；二是序列的长度随着表示数精度的提升指数性增长。

随机计算的特性决定了它能很好地适用于一些概率值计算的场景，例如智能推断，通信中的检测和译码等。当前已有一些研究将SC运用于智能推断网络中并取得了很好的结果。例如，雪城大学的Li等人在《IEEE Transactions on Computer-Aided Design ofIntegrated Circuits and Systems,2019,38(8):1543-1556》发表的论文“HEIF:HighlyEfficient Stochastic Computing based Inference Framework for Deep NeuralNetworks(HEIF：基于高效随机计算的深度神经网络推理框架)”中提出了一种基于SC的高效深度神经网络推理框架，能在LeNet-5和AlexNet等网络中得到较好的应用。相比浮点设计而言，其精度损失较低，同时能获得至少数十倍的面积效率和能量效率的提升。

然而，为了将随机计算运用于智能推断网络推断中，仍有很多问题需要解决。

第一是随机序列的长度问题。由于随机计算的精度随序列长度增大而增大。因此为了保证准确度，随机序列需要足够的长，当前大多数研究采用的随机序列长度都在1024比特，这将导致系统的延迟和吞吐率下降。因此随机计算的长度选择需要权衡准确率和吞吐率，在保证精度的同时提高电路性能。为确保较好的准确率。