[发明专利]高速链路信号完整性评估方法、系统、终端及存储介质

说明书

本发明提供一种高速链路信号完整性评估方法、系统、终端及存储介质，包括：设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；计算所述标准损耗值与规范损耗值的损耗差值；根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。本发明通过标准拓扑得到总插入损耗值与工业规范无源指标对比得到DOE仿真基础值。以主板走线长度为变量，通过更改步长进行DOE仿真寻找风险极值，能够评估出更加准确的风险极值。

技术领域

本发明涉及服务器技术领域，具体涉及一种高速链路信号完整性评估方法、系统、终端及存储介质。

背景技术

在传统数字系统中，信号传输速率较小，互连对信号来说是透明的，互连对系统和信号造成的影响可以忽略不计，不会有信号完整性的问题。随着计算机以及大数据等技术的发展，现在到了一个数据大爆炸的时代，对传输和处理数据的要求越来越高。这就要求我们整个数据处理系统要有更高的带宽和更快的信号传输速率。这对我们的系统设计提出了巨大的挑战，随着信号数率的提高，就会带来信号完整性的问题。信号完整性问题往往决定着整个硬件系统设计成功的关键。

在服务器系统硬件开发设计过程中，信号完整性评估是项目开发前期发现和避免高速链路问题的系统问题的关键。信号完整性评估越早的发现和避免高速信号问题，越能为整个系统开发争取更多的时间。同时风险评估的准确性直接影响的整个项目的进度和成本。这给前期信号完整性的评估的准确性和实效性提供了更高的要求。

现在的高速信号完整性评估一般是通过经验数据将整条链路的插入损耗进行统计相加得到总的插入损耗，然后与规范中类似标准拓扑进行比较，进而判断链路风险。在与类似标准拓扑进行对比时，如链路整条的裕量较大时，这种方法可以快速准确的判断链路风险。但是当整条链路裕量较小时或者稍超出标准值(即算出的总损耗与标准拓扑较接近时)的情况下，就无法对链路风险做出判断。或者在评估链路风险时基于最差情况进行仿真，在选择变量时较为困难，部分因素很难用精确模型表示，且仿真时间较长。

发明内容

针对现有技术的上述不足，本发明提供一种高速链路信号完整性评估方法、系统、终端及存储介质，以解决上述技术问题。

第一方面，本发明提供一种高速链路信号完整性评估方法，包括：

设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；

计算所述标准损耗值与规范损耗值的损耗差值；

根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；

将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。

进一步的，所述设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值，包括：

根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；

采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。

进一步的，所述将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值，包括：

将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；

根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；

以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。