[发明专利]一种扩频时钟信号测试装置和方法

说明书

本发明属于电子测试领域，具体涉及一种扩频时钟信号测试装置和方法。本发明对被测试的扩频时钟信号和参考时钟信号两路信号分别进行低通滤波,滤除高次谐波，保留基频部分；将两路低通滤波后的信号进行混频和低通滤波后进行过零检测获得数字基带信号；分析数字基带信号获得波形参数，与预期波形参数进行比对，判决测试结果是否在预期范围内。本发明可以对FPGA、CPLD、ARM微控制器、PowerPC微控制、DSP微控制器等各种数字器件的扩频时钟进行采样和分析，且硬件成本低，测试响应速度快，并且可以在一定程度上替代昂贵的台式测试仪器设备，有很强的可实施性。

技术领域

本发明属于电子测试领域，具体涉及一种扩频时钟信号测试装置和方法。

背景技术

扩频时钟在有电磁兼容设计要求的工程项目中有着广泛的应用，例如PCIE 3.0总线、DDR3存储等领域。扩频时钟示意图如图1所示。通过在一定的频率范围内对时钟信号进行频率调制，将信号功率分散到一定的频域带宽范围内，减小了时钟信号在频域的峰值功率。

目前，主流的测试仪器厂家都有针对扩频时钟的测试解决方案。例如Tektronix公司的DPO7000系列高性能示波器集成了DPOJET测试软件，可实现对扩频时钟信号的调制周期和频率范围参数的测试。

虽然DPO7000系列示波器测量扩频时钟的技术成熟，但仪器设备成本高，不能适应芯片批量测试的场景需要。芯片测试需要在不同的测试功能条件、工作电压条件、工作环境温度等条件下进行，并且测试效率将直接影响测试成本。因此，需要一种低成本的测试方法。满足对功能测试和性能测试的不同需要。

发明内容

有鉴于此，本发明的目的在于降低芯片扩频时钟信号测试的成本，提高测试效率，并且便于批量测试。

为解决上述技术问题，本发明提供了一种扩频时钟信号测试方法，包括：

步骤1，对被测试的扩频时钟信号和参考时钟信号两路信号分别进行低通滤波,滤除高次谐波，保留基频部分；

步骤2，将两路低通滤波后的信号送入混频器混频；

步骤3，对混频后的信号进行低通滤波；

步骤4，对混频及低通滤波后的信号进行过零检测获得数字基带信号；

步骤5，分析数字基带信号获得波形参数，与预期波形参数进行比对，判决测试结果是否在预期范围内。

进一步地，步骤5所述分析数字基带信号获得波形参数具体为：一是对过零检测获得的数字基带信号的脉宽进行分析，找到时间宽度最宽或最窄的脉冲信号的重复周期，即调制周期Tmod；二是根据参考时钟信号与被测试的扩频时钟信号的频率关系，得到被测试的扩频时钟的调制周期Tssc，Tssc＝Tmod；三是对过零检测获得的数字基带信号分析，找到时间宽度最窄的脉冲的脉宽Tmin，得到扩频时钟与参考时钟的频率偏移最大值的近似值1/Tmin。

本发明还提供了一种扩频时钟信号测试装置，它包括第一低通滤波器、第二低通滤波器、混频器、第三低通滤波器、比较器和数字检波电路；第一低通滤波器对被测试的扩频时钟信号进行低通滤波，第二低通滤波器对参考时钟信号进行低通滤波器，第一低通滤波器、第二低通滤波器分别滤除被测试的扩频时钟信号和参考时钟的高次谐波，保留基频部分；第一低通滤波器和第二低通滤波器将低通滤波后信号送入混频器混频，第三低通滤波器对混频后的信号进行低通滤波后送入比较器，比较器进行过零检测获得数字基带信号送入数字检波电路，数字检波电路对数字基带信号进行分析获得波形参数，与外部输入数字检波电路的预期波形参数进行比对，判决测试结果是否在预期范围内。