[发明专利]一种兼容多指令系统的处理器及其运行方法

说明书

本发明提出一种兼容多指令系统的处理器及其运行方法，包括：可编程的译码部件，用于将待执行的指令根据预编程的指令系统，译码为微操作码；执行部件，用于通过读写数据缓存，执行该微操作码，得到执行结果；写回和提交部件，用于将该执行结果写回提交后，结束该指令的执行。本发明可以用较小的硬件代价高效地实现同一款处理器兼容多种不同指令系统。

技术领域

本发明涉及处理器(CPU)设计领域，并特别涉及一种一种兼容多指令系统的处理器及其运行方法。

背景技术

现有的处理器都是全硬件实现，通常采用流水线的结构，如图1所示，包括取指、译码、寄存器重命名、派发、发射、执行、写回、提交等主要部件。其中，取指部件从指令缓存中读取指令，经过译码和寄存器重命名后形成后续部件可执行的微操作码，执行部件执行微操作码，同时可能会读写数据缓存，派发是将译码和寄存器重命名后的指令微操作存入发射队列等待发射；发射是从发射队列中选择满足执行条件的指令微操作到执行部件执行。派发部件和发射部件共享一个指令微操作发射队列。写回和提交部件完成数据的写回并结束指令的执行，其中写回具体是将指令微操作执行产生的结果写回寄存器。提交是确认指令写回寄存器的结果已经生效，不会被取消。在乱序执行的处理器流水线中，指令微操作在提交阶段之前(包括写回阶段)所做的操作都有可能是猜测执行，都有可能因为猜测错误被取消。提交阶段是从乱序回到顺序的一个确认阶段。只有真正执行的指令才会到达提交阶段。

现有的处理器都是硬件实现一个指定的指令系统，如X86指令系统、ARM指令系统、MIPS指令系统等。为了保持之前软件的兼容性，同一款处理器通常会兼容同一指令系统的不同时期版本的子系统，如实现X86-64指令系统同时兼容IA32指令系统(32位的X86指令)，实现ARM64指令系统同时兼容ARM32指令系统。

目前的处理器都是只能实现一种指定的指令系统，如X86处理器实现X86指令系统，ARM处理器实现ARM指令系统，MIPS处理器实现MIPS指令系统，RISCV处理器实现RISCV指令系统等；或者兼容同一指令系统的不同时期版本的子系统，如实现X86-64指令系统同时兼容IA32指令系统(32位的X86指令)，实现ARM64指令系统兼容ARM32指令系统。但是，同一款处理器是无法硬件兼容不同的指令系统，如X86处理器不能硬件执行MIPS指令系统或者ARM指令系统，反之亦然。兼容不同的指令系统只能采用软件二进制翻译的形式，通过在原生处理器上运行模拟其他指令系统的虚拟机软件来实现，效率十分低下。

发明内容

本发明的目的是解决同一款处理器可高效兼容多种不同指令系统的不足，提出了一种基于软件可编程的译码部件的兼容多指令系统的处理器设计方法和系统。

具体来说，本发明提供了一种兼容多指令系统的处理器，其中包括：

可编程的译码部件，用于将待执行的指令根据预编程的指令系统，译码为微操作码；

执行部件，用于通过读写数据缓存，执行该微操作码，得到执行结果；

写回和提交部件，用于将该执行结果写回提交后，结束该指令的执行。

所述的兼容多指令系统的处理器，其中还包括：

微操作码缓存，用于存储可编程的译码部件译码产生的微操作码，供后续该执行部件读取并执行。

所述的兼容多指令系统的处理器，其中该指令系统为：X86指令系统或ARM指令系统或MIPS指令系统或其他指令系统。

所述的兼容多指令系统的处理器，其中该可编程的译码部件包括：指令缓存接口、执行部件、译码程序缓存、译码数据缓存、微操作码缓存接口和后续流水线同步接口；

其中该指令缓存接口，用于连接并访问处理器的指令缓存；

该译码程序缓存，用于保存当前指令系统的译码程序；