[发明专利]慢计时模块

说明书

本发明涉及一种慢计时模块，包括电源维持模块、开关电路、漏电电路、计时电容和比较器，电源维持续模块控制端与开关电路的控制端相连，开关电路的输出端与计时电容一端相连，计时电容的另一端接地，所述漏电电路与计时电容相关联，所述计时电容的一端还与比较器的比较输入端相连。通过此单元，节省两个外部电容，不只节约了系统成本，同时也节省了芯片PIN脚，最终在常用封装结构基础上能实现更多的功能。

技术领域

本发明属于电子领域，尤其涉及一种慢计时模块。

背景技术

现有的慢速计时，都是通过芯片内部产生电流对外置电容充电，并根据充电后的电容电压与参考电压进行比较来定时。如图1所示，是一种传统的慢速计时实现方案，它是通过Vdd上稳压电容，在掉电时刻保持一定的供电时间t1，在t1时间内，内置偏置产生偏置电流，对外置电容进行充电，充电后的电容电压与参考电压进行比较，输出计时信号。因为AC供电会有低于负载LED的电压的供电过程(时间)，因此通过第101电容101来维持芯片的工作，芯片通过偏置电流产生电路105给第102电容102充电(或者放电)，通过T＝C*U/I,来计量时间，这样，原有计时系统需要两个外部电容，其中Vcc电源电容要求较大的容值，以便在大于计时判断的时间内维持电源供电。

外置电容经过几轮价格调整，越来越贵，且占据PCB面积，因此对芯片解决方案的实施带来需求。

发明内容

本发明的目的在于提出一种慢计时模块，将外部电容移动到芯片内部，集成成芯片，提高了芯片的集成度。

本发明的技术实施方案是：慢计时模块，慢计时模块，其特征在于：包括电源维持模块、开关电路、漏电电路、计时电容和比较器，所述电源维持续模块控制端与开关电路的控制端相连，所述开关电路的输出端与计时电容一端相连，所述计时电容的另一端接地，所述漏电电路与计时电容相关联，所述计时电容的一端还与比较器的比较输入端相连。

基于上述目的，本发明的进一步改进方案是：所述电源维持模块包括内部电源模块和计时电容充电逻辑电路，所述内部电源模块的输出端接至开关电路的电源输入端和计时电容充电逻辑电路的输入端，所述计时电容充电逻辑电路的输出端接至开关电路的控制端。

基于上述目的，本发明的进一步改进方案是：还包括升压电路，所述升压电路接至计时电容充电逻辑电路的输入端，所述升压电路的输出端接至开关电路的控制端。

基于上述目的，本发明的进一步改进方案是：所述的开关电路包括第一增强型N沟道绝缘栅型场效应管和第一电阻，所述第一电阻的一端接内部电源模块的输出端，所述第一电阻的另一端与第一增强型N沟道绝缘栅型场效应管的栅极相连，所述第一增强型N沟道绝缘栅型场效应管的漏极和体电极与内部电源模块的输出端相连，所述第一增强型N沟道绝缘栅型场效应管的源极作为开关电路的输出端。

基于上述目的，本发明的进一步改进方案是：所述漏电电路包括第二增强型N沟道绝缘栅型场效应管，所述第二增强型N沟道绝缘栅型场效应管的漏极作为漏电电路的一端，所述第二增强型N沟道绝缘栅型场效应管的栅极、体电极和源极相连，并作为所述漏电电路的另一端。

基于上述目的，本发明的进一步改进方案是：所述的开关电路包括第一增强型P沟道绝缘栅型场效应管，所述第一增强型P沟道绝缘栅型场效应管的漏极与内部电源模块的输出端相连，体电极与第一P沟道绝缘栅型场效应管的源极相连，作为开关电路的输出端，所述第一增强型P沟道绝缘栅型场效应管的栅极接至计时电容充电逻辑电路的输出端。

基于上述目的，本发明的进一步改进方案是：还包括维持电容，所述维持电容与电源维持电路相连，用于在掉电的情况下给电路提供维持电流。

基于上述目的，本发明的进一步改进方案是：还包括抗干扰保持隔离模块，所述的计时电容的一端与抗干扰保持隔离模块的输入端相连，所述抗干扰保持隔离模块的输出端与比较器相连。

有益效果