[发明专利]一种卫星用防单点失效的双冗余译码驱动电路及介质

说明书

本发明涉及一种卫星用防单点失效的双冗余译码驱动电路及介质，包括双冗余译码电路和双冗余输出驱动电路。其中双冗余译码电路由两路结构相同、各自独立的译码电路组成，它们共用一组输入信号,分别进行译码,输出两组独立的译码信号,完成双冗余译码功能并作为后级双冗余输出驱动电路的控制信号；双冗余输出驱动电路采用“两并两串”4个PMOS输出驱动管结构，由前级两组独立的译码信号分别控制，只有当串联的输出PMOS管均导通的情况下，输出才为高电平，并且在单个PMOS管开路或短路情况下，该电路也能正常输出。本发明的双冗余译码及双冗余输出驱动结构能有效防止单点失效，提高电路的可靠性，确保输出指令的正确无误。

技术领域

本发明属于集成电路领域，涉及卫星用指令译码驱动电路，尤其涉及一种卫星用防单点失效的双冗余译码驱动电路及介质，适用于对可靠性要求比较严格，需要具备防单点失效的双冗余备份的应用场合。

背景技术

指令译码驱动电路是卫星遥控子系统的核心组件，其输出的指令动作多为关系卫星成败的关键动作，如太阳能帆板展开，火工品起爆等，因此对其可靠性要求非常高。

卫星在轨运行期间受空间粒子影响,采用分立组合逻辑器件搭建的指令译码驱动电路经常会出现各种单粒子效应,包括单粒子瞬态脉冲(SET)、单粒子闩锁(SEL)、单粒子栅穿(SEGR)等，容易造成单点失效而导致指令输出故障，难以满足卫星系统对高可靠性的要求。

发明内容

本发明提出一种卫星用防单点失效的双冗余译码驱动电路，该电路包括双冗余译码电路和双冗余输出驱动电路。其中双冗余译码电路由两路结构相同、各自独立的译码电路组成，它们共用一组输入信号,分别进行译码,输出两组独立的译码信号,完成双冗余译码功能并作为后级双冗余输出驱动电路的控制信号；双冗余输出驱动电路采用“两并两串”4个PMOS输出驱动管结构，由前级两组独立的译码信号分别控制，只有当串联的输出PMOS管均导通的情况下，输出才为高电平，并且在单个PMOS管开路或短路情况下，该电路也能正常输出。本发明的双冗余译码及双冗余输出驱动结构能有效防止单点失效，提高电路的可靠性，确保输出指令的正确无误。

本发明的技术方案为：一种卫星用防单点失效的双冗余译码驱动电路，包括：双冗余译码电路和双冗余输出驱动电路，其中：

双冗余译码电路，包括：第一译码电路、第二译码电路，第一译码电路和第二译码电路结构相同，共用一组输入信号，第一译码电路和第二译码电路输出独立的译码信号，完成双冗余译码功能并作为后级双冗余输出驱动电路的控制信号；第一译码电路的输入为n个，输出为2ⁿ个，n为正整数；

双冗余输出驱动电路，包括2ⁿ个输出驱动电路，每个输出驱动电路根据第一译码电路和第二译码电路输出的独立的译码信号，进行译码判决，输出译码判决结果。

每个输出驱动电路，包括：PMOS管MP_1、MP_2、MP_3、MP_4、电阻R1、电阻R2；

MP_1的栅极连接MP_2的栅极和第一译码电路的输出，MP_1的源极和衬底以及MP_2的源极和衬底连接电源VDD；

MP_1的漏极和MP_2的漏极连接MP_3的源极和衬底以及MP_4的源极和衬底，MP_3的栅极连接MP_4的栅极以及电阻R1的一端，电阻R1的另一端连接第二译码电路的输出；MP_3的漏极和MP_4的漏极作为双冗余译码驱动电路的输出并连接电阻R2的一端，电阻R2的另一端接地VSS。

R2的取值范围为：10kΩ～30kΩ。

电阻R1与电阻R2的比为9：1～12：1。

电源VDD的电压为3～18V。

第一译码电路的n个输入为A0～Am，m取n-1，第一译码电路的输出为B0～Bk，k＝2ⁿ-1，当n＝3时，译码电路的输入和输出的关系如下：