[发明专利]一种反向器扇出数可调的环形振荡器及半导体存储器

说明书

技术领域

本发明涉及半导体存储技术领域，尤其涉及一种反向器扇出数可调的环形振荡器及半导体存储器。

背景技术

在现代电子电路应用的中，常常需要电路内部提供时钟定时、同步，或者需要测定电路中元器件的开关弛豫时间；在频率精度要求相对较宽松的场合，环形振荡器由于涉及简单、价格低廉，广泛的被应用。

如图1所示，传统的环形振荡器100由奇数个反向器单元110首尾连接构成。所述环形震荡器的反向器单元110通常为一个或者由数个反相器111并联组成。实际应用中通常会使用不同扇出数(Fan-out)的结构去调节环形振荡器的震荡频率。所述扇出数是指每一级上反相器的数目。如图2所示，其为Fan-out＝3的振荡器结构。为了达到不同扇出数的振荡器结构，往往需要单独在版图绘制时绘制出不同的结构。比如，在图2中的反向器单元110采用三个反向器111相互并联构成。

然而现代半导体工艺尺寸最求的越来越小，上述技术需要绘制两种不同结构，不能满足现代工艺尺寸要求。因此，实现一种可以同时满足不同扇出数和小尺寸的振荡器是亟需的。

以上的说明仅仅是为了帮助本领域技术人员理解本发明的背景，不代表以上内容为本领域技术人员所公知或知悉。

发明内容

本发明实施例提供一种反向器扇出数可调的环形振荡器，以至少解决现有技术中的以上技术问题。

第一方面，本发明实施例提供了一种反向器扇出数可调的环形振荡器，包括奇数个首尾相连且串联配置的反向器单元，每个所述反向器单元包括输入端和输出端；

所述反向器单元包括多个反向器，多个所述反向器的输入端之间通过开关装置连接，在同一所述反向器单元中的多个所述反向器为并联连接；

其中一个反向器的输入端连接于所述反向器单元的输入端，所述其中一个反向器的输出端连接于所述反向器单元的输出端。

结合第一方面，本发明实施例在第一方面的第一种实现方式中，所述反向器包括CMOS反向器。

结合第一方面的第一种实现方式，本发明在第一方面的第二种实现方式中，所述反向器包括PMOS晶体管和NMOS晶体管；所述PMOS晶体管的漏极接电源电压，所述NMOS晶体管的源极接地，所述PMOS晶体管和NMOS晶体管的栅极相连于所述反向器的输入端，所述PMOS晶体管的源极与NMOS晶体管的漏极连接于所述反向器的输出端。

结合第一方面，本发明在第一方面的第三种实现方式中，所述开关装置包括NMOS晶体管，当所述开关装置接收到高电平信号时，所述开关装置导通，当接收到低电平信号时，所述开关装置断开。

结合第一方面的第三种实现方式，本发明在第一方面的第四种实现方式中，所述NMOS晶体管的栅极接收电平信号，所述NMOS晶体管的漏极和源极分别与两个所述反向器的输入端连接。

结合第一方面，本发明在第一方面的第五种实现方式中，所述开关装置包括PMOS晶体管，当所述开关装置接收到低电平信号时，所述开关装置断开，当所述开关装置接收到高电平信号时，所述开关装置导通。

结合第一方面的第五种实现方式，本发明在第一方面的第六种实现方式中，所述开关装置的PMOS晶体管栅极接收电平信号，所述开关装置的PMOS晶体管漏极和源极分别与两个所述反向器的输入端连接。

第二方面，本发明实施例还提供一种半导体存储器，包括第一方面所述的反向器扇出数可调的环形振荡器。

本发明实施例采用上述技术方案，具备如下有益效果：通过在反向器单元中设置多个反向器，并通过开关装置对多个反向器的输入端进行连接。通过控制所述开关装置的闭合和断开，可以在同一个结构上进行扇出数的调整，减少了振荡器的设计空间。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1为传统的扇出数为1的环形振荡器的整体示意图。

图2为传统的扇出数为3的环形振荡器的整体示意图。

图3为实施例一的反向器扇出数可调的环形振荡器整体示意图。

图4为本实施例一的反向器的结构示意图。