[发明专利]一种低压差稳压器及其控制方法

权利要求书

1.一种低压差稳压器，其特征在于，包括：控制电路、数字稳压电路和模拟稳压电路；

所述控制电路，与所述低压差稳压器的输出端通讯连接，被配置为接收第一阈值电压、第二阈值电压、基准电压和所述输出端返回的输出电压，并比较输出电压与第一阈值电压和输出电压与第二阈值电压；在输出电压小于第一阈值电压或者大于第二阈值电压的状态下，生成第一控制信号；在输出电压大于第一阈值电压，且小于第二阈值电压的状态下，生成第二控制信号；

所述数字稳压电路，与所述控制电路通讯连接，被配置为根据所述第一控制信号，调整所述输出电压，以使得输出电压等于基准电压；根据所述第二控制信号，保持所述输出电压；

所述模拟稳压电路，与所述控制电路通讯连接，被配置为在所述第二控制信号的触发下，根据输出电压和基准电压向所述输出端输出反馈电流，以降低输出纹波；

其中，所述基准电压大于所述第一阈值电压，所述基准电压小于所述第二阈值电压；

所述控制电路包括：比较单元、编码单元、时钟频率控制单元、多个开关和用于控制多个开关的开关控制单元；

所述比较单元，与所述低压差稳压器的输出端通讯连接，被配置为比较输出电压与第一阈值电压、输出电压与第二阈值电压及输出电压与基准电压，并向编码单元输出比较结果；

所述编码单元，与所述比较单元通讯连接，被配置为在输出电压小于第一阈值电压或者大于第二阈值电压的状态下，输出第一编码；在输出电压大于第一阈值电压，且小于第二阈值电压的状态下，输出第二编码；

所述时钟频率控制单元，与所述编码单元通讯连接，被配置为根据第一编码生成高频时钟信号；根据第二编码生成中频时钟信号；

所述开关控制单元，与所述编码单元通讯连接，被配置为根据第一编码生成用于控制多个开关全部关断的第一信号；根据第二编码生成用于控制多个开关全部开启的第二信号；其中，所述多个开关与所述模拟稳压电路连接；

所述多个开关包括：第一开关、第二开关和第三开关，所述基准电压通过第一开关输入模拟稳压电路，模拟稳压电路通过第三开关与低压差稳压器的输出端连接；

所述第一控制信号包括：高频时钟信号和第一信号；所述第二控制信号包括：中频时钟信号和第二信号。

2.根据权利要求1所述的低压差稳压器，其特征在于，所述比较单元包括：第一比较器，第二比较器和第三比较器；

所述第一比较器的正向输入端输入第一阈值电压，负向输入端输入所述输出端返回的输出电压；

所述第二比较器的正向输入端输入基准电压，负向输入端输入所述输出端返回的输出电压；

所述第三比较器的正向输入端输入第二阈值电压，负向输入端输入所述输出端返回的输出电压。

3.根据权利要求2所述的低压差稳压器，其特征在于，所述数字稳压电路包括：计数单元、译码单元和晶体管阵列；

所述计数单元，与所述比较单元通讯连接，被配置为根据比较单元的比较结果和高频时钟信号生成第三控制信号；

所述译码单元，与所述计数单元通讯连接，被配置为根据第三控制信号控制所述晶体管阵列中晶体管的导通数目。

4.根据权利要求3所述的低压差稳压器，其特征在于，晶体管阵列中的晶体管包括：P沟道金属氧化物半导体晶体管、和/或N沟道金属氧化物半导体晶体管、和/或薄膜晶体管。

5.根据权利要求2所述的低压差稳压器，其特征在于，所述模拟稳压电路包括：放大单元和电源晶体管；

所述放大单元的正向输入端输入基准电压，负向输入端输入所述输出端返回的输出电压，被配置为对基准电压和输出电压进行放大；

所述电源晶体管，与所述放大单元通讯连接，被配置为根据放大后的基准电压和输出电压，生成反馈电流。

6.根据权利要求3所述的低压差稳压器，其特征在于，还包括：反馈电阻网络和电容；

所述反馈电阻网络的第一端与所述低压差稳压器的输出端连接，第二端接地，被配置为对所述低压差稳压器的输出端输出的电流进行分流；

所述电容的第一端与所述低压差稳压器的输出端连接，第二端接地，被配置为稳定所述低压差稳压器的输出端输出的电压。