[发明专利]一种基于降维实现有限域乘法的方法和装置

说明书

本发明公开了一种基于降维实现有限域乘法的方法和装置，包括：步骤1，对m位的乘法因子A和B分别按从低位到高位进行分组；步骤2，将每个乘法因子各自的分组A_i和B_i进行有限域内两两加法运算，分别得到E_j＝A_i+A_k和F_j＝B_i+B_k；步骤3，将E_j和F_j做乘法运算，得到2t‑1位的乘法结果D'_j＝E_j·F_j；将D'_j在2m‑1位有限域中进行移位操作，得到D_j；步骤4，将所有D_j进行加法操作得到D，并进行有限域内约简运算，得到C；输出C即为乘法因子A和乘法因子B在有限域内的乘积。

技术领域

本发明涉及信息技术领域，特别是一种基于降维实现有限域乘法的方法和装置。

背景技术

有限域运算在差错控制、密码学领域均得到广泛应用。特别是在加密认证算法中，有限域运算应用广泛，它是指在特定的规则下进行的两类运算：加法运算和乘法运算。

有限域GF(2)仅包含两个元素0和1，加法运算很容易利用一个异或门来实现，而乘法运算利用一个与门也可以轻易实现。特别地，有限域GF(2^m)可以看做GF(2)的m维扩域，包括2^m个元素。此时，有限域加法可由m个异或门实现，而乘法运算的实现则要复杂很多。

在实现上，加法运算对应相应位数的异或门，而乘法的实现，效率远低于加法，资源消耗则远高于加法，是有限域运算的关键。另一方面，其他运算，如指数运算、除法运算、求逆运算等都是通过乘法的多次运算来实现。

因而乘法器的性能是有限域运算在上述领域应用的关键。

目前已提出的有限域乘法器主要有两类：比特串行乘法器和比特并行乘法器。在输入位宽为m的情况下。比特串行乘法器具有O(m)空间复杂度(O(m)表示算法的空间消耗与m成正比)，该方法对同一个模块进行轮询操作，能够将资源消耗降至最低。但该方案需要等待m个周期后才能得到输出，时延大。比特并行乘法器具有(O(m²))空间复杂度，该方法结构紧凑，易于硬件实现，能够实现较高的吞吐量，适宜于现今高速的通信系统，但其消耗大量资源，不适宜成本的节约。因此，为了最大限度降低比特并行乘法器的空间复杂度，大量乘法器基于Karatsuba方法实现O()空间复杂度，但其显著增加了乘法器的计算时延，无法满足高吞吐量的通信系统要求。

发明内容

本发明提供了一种基于降维实现有限域乘法的方法，该方法将简化乘法器结构，保证比特并行乘法器高吞吐量的同时，最大限度降低其资源消耗，提高有限域内乘法运算的效率，具体包括如下步骤：

步骤1，对m位的乘法因子A和B分别按从低位到高位进行分组，以t位为一组，分为r组，分组后的各组分别表示为Ai和Bi，其中表示向上取整函数，i＝0,1，...，r-1；

步骤2，将每个乘法因子各自的分组A_i和B_i进行有限域内两两加法运算，分别得到相加之和E_j＝A_i+A_k和F_j＝B_i+B_k，其中，且0≤n≤r-1，当时，E_j＝A_n并且F_j＝B_n，其中，0≤n≤r-1；

步骤3，将E_j和F_j做乘法运算，得到2t-1位的乘法结果D'_j＝E_j·F_j；将D'_j在2m-1位有限域中进行移位操作，得到D_j；