[发明专利]时间数字转换装置及数字锁相环

说明书

本发明适用于时间精确测量技术领域，提供了一种时间数字转换装置和数字锁相环，所述装置包括：电源控制电路、第一延迟电路、第二延迟电路和时间检测电路；电源控制电路产生第一电压和第二电压并分别输送至第一延迟电路和第二延迟电路；第一延迟电路根据所述第一电压对接收的第一时钟信号进行延迟处理；第二延迟电路根据所述第二电压对接收的第二时钟信号进行延迟处理；时间检测电路，用于接收经过延迟处理后的第一时钟信号和第二时钟信号，并检测第一时钟信号与第二时钟信号之间的时间差。上述装置通过对两个延时电路输入不同的电压来实现两个延时的不同，进而获得更高、更稳定的测量精度，同时降低了对电路工艺和版图的要求。

技术领域

本发明属于时间精确测量技术领域，尤其涉及一种时间数字转换装置及数字锁相环。

背景技术

随着芯片工艺尺寸的降低，面积小和功耗低的优势，全数字锁相环将逐步取代传统锁相环。其中，时间数字转换装置在全数字锁相环中实现输出频率和参考频率相位差的检测。相位差的检测与信号间的时间差的检测时息息相关的，时间数字转换装置的精度决定了全数字锁相环能实现的频率精度。

目前，常用的时间数字转换装置通过设置延迟单元对振荡器时钟信号做单位延时，再通过触发器来计算震荡器时钟信号和参考时钟信号的时间差。但是，这种时间数字转换装置受电路的工艺影响较大，例如：在90nm工艺以上节点，能实现的最小延时20ps；在90nm以下工艺节点，可以实现10ps～20ps的延时。随后出现的游标卡尺结构的时间数字转换装置，将振荡器时钟信号和参考时钟信号分别通过一个延迟单元，在通过触发器计算振荡器时钟信号和参考时钟信号的时间差，能够实现更高时间测量精度。但是，这种游标卡尺结构的时间数字转换装置对电路的工艺和版图匹配的要求较高。

发明内容

有鉴于此，本发明实施例提供了时间数字转换装置和数字锁相环，以解决现有技术中时间数字转换装置的时间测量精度不高以及对电路的工艺和版图匹配的要求较高的问题。

本发明实施例的第一方面提供了一种时间数字转换装置，包括：电源控制电路、第一延迟电路、第二延迟电路和时间检测电路；

所述电源控制电路设置有第一电压输出端和第二电压输出端，所述第一电压输出端与所述第一延迟电路连接，所述第二电压输出端与所述第二延迟电路连接；所述电源控制电路用于产生第一电压和第二电压，通过所述第一电压输出端和所述第二电压输出端分别输出至所述第一延迟电路和所述第二延迟电路；

第一延迟电路，接收第一时钟信号，用于根据所述第一电压对所述第一时钟信号进行延迟处理；

第二延迟电路，接收第二时钟信号，用于根据所述第二电压对所述第二时钟信号进行延迟处理；

时间检测电路，用于接收经过延迟处理后的第一时钟信号和第二时钟信号，并检测第一时钟信号与第二时钟信号之间的时间差。

可选的，所述第一延迟电路包括多个第一延迟单元，所述第二延迟电路包括多个第二延迟单元，各个所述第一延迟单元的电路结构和各个所述第二延迟单元的电路结构相同。

可选的，所述第一延迟单元为反相器或缓冲器。

可选的，所述电源控制电路包括：

电源；

分压电路，设置有输入端、第一输出端和第二输出端，所述输入端与所述电源连接，所述第一输出端和所述第二输出端输出不同的电压；

第一线性稳压器，正极与所述分压电路的第一输出端连接，负极与输出端连接，输出端还与第一延迟电路连接；

第二线性稳压器，正极与所述分压电路的第二输出端连接，负极与输出端连接，输出端还与第二延迟电路连接。

可选的，所述时间检测电路包括：