[发明专利]一种PCIe控制的数控插补系统

权利要求书

1.一种PCIe控制的数控插补系统，包括独立设置的上位机、PCIe总线运动控制卡、FPGA扩展板；所述的PCIe运动控制卡包括双核微处理器、GPMC接口；所述的FPGA扩展板包括多轴脉冲控制与反馈信号接口、外围接口电路，轴数可以在32轴以内任意裁剪，可扩展性强；所述的双核运动控制微处理器，内部集成高性能的ARM核与DSP核，ARM核主要用于与上位机高速通信，DSP核主要负责插补运算；所述的双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA，进而通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

2.如权利要求1所述的数控插补系统，其特征在于：包括独立设置的上位机、PCIe总线运动控制卡、FPGA扩展板；上位机与运动控制卡之间通过PCIe总线实现通信连接，所述的PCIe(peripheral component interconnect express)总线是一种高速串行计算机扩展总线标准，运动控制卡通过PCIe接收数据，完成处理并将处理结果通过PCIe总线再上传到上位机。

3.如权利要求1所述的数控插补系统，其特征在于：所述的FPGA扩展板包括多轴脉冲控制与反馈信号接口、外围接口电路，扩展板轴数可以在32轴以内任意裁剪，可扩展性强。

4.如权利要求1所述的数控插补系统，其特征在于：上位机为带PCIe接口的台式机；上位机解析标准数控G指令，再通过PCIe总线发送控制命令包至PCIe运动控制卡；PCIe运动控制卡将运动代码进行轨迹规划后进行插补控制输出，同时将处理结果及状态反馈等通过PCIe总线再上传到上位机。

5.如权利要求1所述的数控插补系统，其特征在于：所述的PCIe运动控制卡采用高性能双核处理器主控芯片TMS320DM8148或TMS320DM8168，该芯片内部集成了1GHz主频Cortex-A8 ARM核与800M主频C674x的DSP核，通过PCIe总线与上位机进行通信。

6.如权利要求1所述的数控插补系统，其特征在于：所述的高性能双核处理器主控芯片的800M主频C674x的DSP核，带浮点运算库，运算速度快，可将6轴插补周期缩小至25微秒，32轴插补周期缩小到100微秒。

7.如权利要求1所述的数控插补系统，其特征在于双核处理器主控芯片的ARM核主要用于与上位机通讯与接收运动代码并解析；双核处理器内部主控芯片的ARM核与DSP核通过共享内存进行快速数据交互；DSP核进行运动控制轨迹规划、运动控制算法处理、插补运算，并将插补值填入插补缓冲区。

8.如权利要求1所述的数控插补系统，其特征在于双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA。

9.如权利要求1所述的数控插补系统，FPGA通过定时中断触发DSP进行插补输出，FPGA接收DSP插补缓冲区传送过来的各轴脉冲值与方向值等，通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

10.一种利用权利要求1所述的一种PCIe控制的数控插补系统，其特征在于，运动控制卡通过PCIe总线接口接收上位机指令，对其进行解析，得到各电机需要运动到的空间位置；运动控制卡上的双核处理器利用空间曲线的轨迹插补方法在相邻坐标点之间插补出多个点，经过轨迹插补方法后生成每个插补周期的每个电机需要运动的位置、速度、加速度和加加速度等，存入插补缓冲区；双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA； FPGA通过外围电路控制多轴（最多32轴）同步插补，实现多轴联动，完成复杂曲线曲面的插补。