[发明专利]死机状态数据被动恢复处理的方法和装置

说明书

技术领域

本发明涉及SOC芯片设计和嵌入式系统领域，尤其涉及一种死机状态数据被动恢复处理的方法和装置。

背景技术

SOC芯片是指片上系统芯片，是一种高度复杂的适合特定应用的芯片，SOC芯片属于系统的硬件部分，通过其上运行的操作系统与应用软件，来完成特定的功能，在SOC芯片中CPU是整个系统的心脏，当各种非常规情况导致CPU死机时，不仅导致系统无法正确运行，也使得系统不再响应外界调试的请求，系统设计人员将无法得知CPU死机的原因和状态，因此，将CPU死机时的状态数据能在第一时间恢复是解决死机问题的首要任务。而现有技术中，软件工程师在调试系统时，使用软件方式来获取CPU死机时的状态数据，不适用于所有的CPU死机情况，也不使用于复杂的SOC芯片系统。

因此有必要提供一种死机状态数据恢复处理的方法和装置，来适用于所有的CPU死机时状态数据的获取。

发明内容

本发明解决的技术问题是提供一种死机状态数据被动恢复处理的方法和装置，其旨在改变现有技术通过软件程序来获取CPU死机时状态数据，采用新的方法和装置适用于所有CPU死机的情况。

为解决上述技术问题，本发明提供一种死机状态数据被动恢复处理的方法，所述方法包含如下步骤：

S1、在正常运行CPU中，按照预设的时间在程序中定期执行喂狗操作，避免watchdog超时；

S2、监测watchdog是否超时，若是则执行步骤S3；

S3、watchdog发出信号脉冲，设置外设接口控制器控制外设接口到预定的准备发送数据状态；

S4、使用数据电缆将上位机与SOC芯片的外设接口连接；

S5、将数据通过SOC芯片的外设接口读取出来。

优选的，在所述S3步骤中，设置外设接口控制器控制外设接口到预定的准备发送数据状态具体为如下步骤：

S31、设置正确的传输速度；

S32、外设接口有主从模式区别，则将外设接口设置为从模式；

S33、将要发送的数据按照预定的方式编码，配置将要发送的数据包长度。

优选的，在所述S3步骤中，设置外设接口控制器到准备发送数据状态的控制方为所述watchdog。

优选的，所述的外设接口控制器包括UART控制器、SPI控制器及I2C控制器。

优选的，所述S5步骤中外设接口包括UART接口、SPI接口及I2C接口。

优选的，所述S4步骤中所述数据电缆包括UART电缆、SPI电缆及I2C电缆。

优选的，所述的CPU数据包括PC程序指针、程序状态字、返回地址、中断异常状态及重要配置寄存器。

本发明还提供一种根据权利要求1中的方法运行的死机状态数据被动恢复处理的装置，所述死机状态数据被动恢复处理的装置包括SOC芯片、数据电缆和上位机，所述SOC芯片通过所述数据电缆与所述上位机通讯连接，所述SOC芯片包括CPU、watchdog、总线桥控制器、外设接口控制器和外设接口，所述CPU、所述外设接口控制器和所述watchdog与所述总线控制器通讯连接，所述外设接口和所述外设接口控制器通讯连接。

优选的，所述外设接口控制器包括所述UART控制器、所述SPI控制器及所述I2C控制器。

优选的，所述外设接口包括所述UART接口、所述SPI接口及所述I2C接口，所述UART接口与所述UART控制器连接，所述SPI接口与所述SPI控制器连接，所述I2C接口与所述I2C控制器连接。

优选的，所述数据电缆包括所述UART电缆、所述SPI电缆及所述I2C电缆，所述UART电缆与所述UART接口连接，所述SPI电缆与所述SPI接口连接，所述I2C电缆与所述I2C接口连接。

与相关技术相比较，本发明提供的一种死机状态数据被动恢复处理的方法和装置，在CPU死机等异常状况中不依赖CPU能够正常处理中断和执行软件程序，通过专门的硬件将现场数据存入存储设备，利用芯片已有的存储器控制器或者外设存储接口控制器，节约成本，稳定可靠。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本发明死机状态数据被动恢复处理的方法流程图

图2为本发明死机状态数据被动恢复处理的装置结构图。