[发明专利]一种基于ATMEL的触摸按键测试系统及方法在审
申请号: | 201710565496.0 | 申请日: | 2017-07-12 |
公开(公告)号: | CN107478925A | 公开(公告)日: | 2017-12-15 |
发明(设计)人: | 李高祥 | 申请(专利权)人: | 芯海科技(深圳)股份有限公司 |
主分类号: | G01R31/00 | 分类号: | G01R31/00 |
代理公司: | 深圳市凯达知识产权事务所44256 | 代理人: | 刘大弯 |
地址: | 518067 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 atmel 触摸 按键 测试 系统 方法 | ||
1.一种基于ATMEL的触摸按键测试系统,其特征在于该系统包括有嵌入式处理器、可编程器件CPLD和可编程器件FPGA,
嵌入式处理器,其集成了串口模块,是整个系统的控制核心,上位机通过串口实现和处理器的交互,处理器对上位机的命令进行简单译码,控制相应器件的操作。
可编程器件CPLD,其主要责任是对整个系统进行初始化配置,保存FPGA的配置文件,使得系统掉电以后程序不会丢失;
可编程器件FPGA,其是整个系统的执行者,FPGA接收处理器发送过来的命令和数据信息,对信息进行处理,以编程者设定好的规则向待测器件发送信息,再把器件返回的信息反馈给处理器。
其中,嵌入式处理器连接于所述CPLD,CPLD又连接于FPGA,且嵌入式处理器与FPGA之间还设置有SI5338时钟芯片,以为二者提供时钟信号;所述嵌入式处理器还连接有DDR和FLASH。
2.如权利要求1所述的基于ATMEL的触摸按键测试系统,其特征在于所述嵌入式处理器连接有RS232接口、FE和SFP接口。
3.如权利要求1所述的基于ATMEL的触摸按键测试系统,其特征在于所述FPGA连接有SMA。
4.一种基于ATMEL的触摸按键测试方法,其特征在于该方法包括如下步骤:
101、开始,系统上电,进行初始化;
102、判断侧视主器件还是从器件;
103、依据测试要求,对主器件或从器件进行测试。
5.如权利要求4所述的基于ATMEL的触摸按键测试方法,其特征在于在所述103步骤中,测试主器件时,具体步骤如下:
10311、用TK构成的界面选择测试项;
10312、运行,传输控制指令和码型数据;
10313、处理器对指令和数据进行处理,FPGA接收码型数据;
10314、判断是否输出激励,否则继续该步骤,是则进行下一步;
10315、DUT接收激励并做出响应;
10316、FPGA监控响应并存储数据,处理器读取数据并进行初步处理;
10317、上位机判断并把结果写入EXCEL文件;
10318、判断测试项是否完成,完成则结束,否则返回10312步骤完成其它的测试项。
6.如权利要求4所述的基于ATMEL的触摸按键测试方法,其特征在于在所述103步骤中,测试从器件时,具体步骤如下:
10321、选择测试项;
10322、运行,传输控制指令和特定数据;
10323、处理器接受指令并做出相应;
10324、FPGA开始工作,等待主器件动作;
10325、FPGA统计主器件信息并告之处理器;
10326、处理器读取FPGA反馈的信息;
10327、上位机对数据进行判断并写入EXCEL文件;
10328、判断测试项是否完成,完成则结束,否则返回10322步骤完成其它的测试项。
7.如权利要求4所述的基于ATMEL的触摸按键测试方法,其特征在于系统测试时,先在上位机编辑好相应的测试码型库,然后运行TCL脚本,通过串口把码型库的内容发送给CPU,CPU再通过总线把内容放到FPGA的buffer里,FPGA接收到CPU的写指令并检测buffer不为空,FPGA于是对码型解析还原为实际的时钟和数据信号,驱动被测试器件进行相关操作,同时FPGA会抓取从器件的应答情况,把相关信息交由处理器传到上位机进行处理,之后判断结果通过TCL写入到EXCEL表格中。
8.如权利要求7所述的基于ATMEL的触摸按键测试方法,其特征在于所述码型数据帧包含有PRED、STRT、OP、PHY AD、REG AD、TA、DATA及IDLE,其中,PRED是帧同步码,在此状态MAC会驱动MDIO向PHY器件送出32个连续的’1’,用于器件的同步通信;STRT是帧开始标志,MAC输出“01”比特通知PHY表示帧操作开始;OP是帧操作码,比特“01”表示此帧为一次写操作请求,比特“10”表示此帧为一次性读操作请求;PHY AD是PHY器件地址,为5bit位宽,每个PHY器件都把自己的地址与这5个bit进行比较,若匹配则响应后面的操作,若不匹配则忽略后面的操作;REG AD是PHY寄存器地址,为5个bit位宽,用来选择PHY芯片内部的32个寄存器中的某个寄存器的地址;TA是状态转换域,共2bit,若为读操作,则第一比特由MDIO模块发送出高阻状态,第二比特由PHY芯片给MDIO信号置‘0’,若为写操作,则MDIO信号由MDIO模块来进行控制,连续输出“10”两个比特;DATA是帧的寄存器数据域,共16比特,若为读操作,则为PHY送到MDIO模块的串行数据,若为写操作则为MDIO模块送到PHY的串行数据;IDLE是帧结束后的空闲状态,此时MDIO无源驱动,处高阻状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯海科技(深圳)股份有限公司,未经芯海科技(深圳)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710565496.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种射频通信无源器件的电气调试工装
- 下一篇:一种用电监视装置及方法