[发明专利]二取二系统同步方法及装置

说明书

本发明提出一种二取二系统同步方法及装置，其中，二取二系统中具有两个性能相同的CPU，方法包括：第一CPU在确定自身为此次同步通信的发起方时，向第二CPU发送同步报文；若在预设的时间间隔内获取到第二CPU返回的反馈报文，则确定第一CPU与第二CPU当前处于同步状态。该方法能够实现在循环周期内，通过通信的方式实现两个CPU的同步，由于两个CPU具有同样的性能，从而使得可以在每个任务完成后，立刻开启下一任务，节省大量的等待时间，提高了系统的运行效率。

技术领域

本发明涉及轨道交通技术领域，尤其涉及一种二取二系统同步方法及装置。

背景技术

目前二取二系统中，两个CPU(标记为第一CPU和第二CPU)共用一个时钟的晶振，以同一时钟来触发第一CPU和第二CPU启动对任务进行处理的操作。因此，只需设定每个任务的触发时间，就能使第一CPU和第二CPU在同一时间启动对任务进行处理的操作。

这种方式下，由于设定每个任务的触发时间，因此需要第一CPU和第二CPU在下一任务的触发时间到来前，处理完之前的任务。若设定的任务触发时间间隔过长，将导致CPU处于等待状态，浪费了系统的资源，系统的运行效率较低；而若设定的任务触发时间间隔过短，则会导致上一任务未完成时，就触发执行了新任务，给系统造成较大的安全隐患，系统的可靠性较低。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的第一个目的在于提出一种二取二系统同步方法，以实现在循环周期内，通过通信的方式实现两个CPU的同步，由于两个CPU具有同样的性能，从而使得可以在每个任务完成后，立刻开启下一任务，节省大量的等待时间，提高了系统的运行效率，用于解决现有设定每个任务的触发时间，使第一CPU和第二CPU在同一时间启动对任务进行处理的操作，若设定的任务触发时间间隔过长，将导致CPU处于等待状态，浪费了系统的资源，系统的运行效率较低；而若设定的任务触发时间间隔过短，则会导致上一任务未完成时，就触发执行了新任务，给系统造成较大的安全隐患，系统的可靠性较低的问题。

本发明的第二个目的在于提出一种二取二系统同步装置。

本发明的第三个目的在于提出另一种二取二系统同步装置。

本发明的第四个目的在于提出一种计算机程序产品。

本发明的第五个目的在于提出一种非临时性计算机可读存储介质。

为达上述目的，本发明第一方面实施例提出了一种二取二系统同步方法，所述二取二系统中具有两个性能相同的CPU，所述方法包括：第一CPU在确定自身为此次同步通信的发起方时，向第二CPU发送同步报文；若在预设的时间间隔内获取到所述第二CPU返回的反馈报文，则确定所述第一CPU与所述第二CPU当前处于同步状态。

本发明实施例的二取二系统同步方法，通过，能够第一CPU在确定自身为此次同步通信的发起方时，向第二CPU发送同步报文；若在预设的时间间隔内获取到第二CPU返回的反馈报文，则确定第一CPU与第二CPU当前处于同步状态。本实施例中，在循环周期内，通过通信的方式实现两个CPU的同步，由于两个CPU具有同样的性能，从而使得可以在每个任务完成后，立刻开启下一任务，节省大量的等待时间，提高了系统的运行效率。

为达上述目的，本发明第二方面实施例提出了一种二取二系统同步装置，所述二取二系统中具有两个性能相同的CPU，所述装置包括：第一发送模块，用于第一CPU在确定自身为此次同步通信的发起方时，向第二CPU发送同步报文；第一确定模块，用于当在预设的时间间隔内获取到所述第二CPU返回的反馈报文，确定所述第一CPU与所述第二CPU当前处于同步状态。