[发明专利]用于现场可编程门阵列芯片文件加载的系统及方法

说明书

技术领域

本发明涉及通信技术领域，特别涉及一种现场可编程门阵列(英文全称：Field－Programmable Gate Array，英文简称：FPGA)芯片文件加载的系统及方法。

背景技术

目前数字信号处理一般在中频进行，大部分操作由FPGA芯片实现。为实时动态重新配置FPGA芯片来加载不同的软件设计，快速的实现功能的切换，目前的主要实现方法分为静态系统重构和动态系统重构。静态系统重构是指目标系统的逻辑功能静态重载，即只能在运行前配置的系统。FPGA芯片功能在外部逻辑的控制下，通过存贮于存贮器中不同的目标系统数据的重新下载，而实现芯片逻辑功能的改变。在重新配置数据的过程中，旧的逻辑功能失去，新的逻辑功能尚未建立，存在系统重构时隙，系统功能无法动态连续。动态系统重构是指芯片能在运行过程中实现内部逻辑块和连接线的改变，能够解决上述无法动态连续的问题，但该方案实现过程比较复杂，文件加载速率较低。

发明内容

本发明实施例提供了一种用于FPGA芯片文件加载的系统及方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

根据本发明实施例的第一方面，提供了一种用于FPGA芯片文件加载的系统，其特征在于，包括：上位机模块、软件通信体系框架(英文全称：Service Component Architecture，英文简称：SCA)中间层模块，一个第一FPGA芯片和至少一个第二FPGA芯片；所述上位机模块，用于发送控制指令至所述SCA中间层模块；所述控制指令包含功能算法文件的名称；所述SCA中间层模块，用于接收控制指令并根据所述控制指令查找所述功能算法文件并加载至所述第一FPGA芯片；所述第一FPGA芯片，用于引导加载所述功能算法文件至所述第二FPGA芯片；所述第二FPGA芯片，用于加载所述功能算法实现对应的所述功能。

可选地，所述上位机模块和所述SCA中间层模块通过基于公共对象请求代理体系结构(英文全称：Common Object Request Broker Architecture,英文简称：CORBA)规范的接口通过局域网(英文全称：Local Area Network，英文简称：LAN)总线进行通信；所述一个或多个第二FPGA芯片和所述第一FPGA芯片之间通过输入/输出(英文全称：Input/Output，英文简称：I/O)接口互联。

可选地，所述上位机模块包括一个功能选择模块，用于进行功能选择和参数配置生成控制指令；所述控制指令包括功能算法文件名称和配置参数；所述配置参数包括所述第二FPGA芯片的标识ID；所述第一FPGA芯片按所述第二FPGA芯片ID加载所述功能算法文件至相应的第二FPGA芯片。

可选地，所述SCA中间层模块包括：至少一个波形应用组件、至少一个设备组件和外设部件互连标准(英文全称：Peripheral Component Interconnect，英文简称：PCI)驱动；所述波形应用组件与所述功能选择模块提供的功能选项一一对应，所述设备组件与底层硬件中的第二FPGA芯片一一对应；所述波形应用组件用于根据所述第二FPGA芯片ID寻找所述设备组件并将所述控制指令发送给所述设备组件；所述设备组件，用于调用所述PCI驱动读取所述功能算法文件；所述PCI驱动，用于发送所述功能算法文件至所述第一FPGA芯片。

可选地，所述设备组件连接至所述紧凑型外设部件互连标准(英文全称：Compact Peripheral Component Interconnect，英文简称：CPCI)总线接口，并通过所述CPCI总线接口与所述CPCI总线连接。

可选地，所述第二FPGA芯片各外接一个闪存(英文全称：Flash EEPROM，英文简称：Flash)和一个双倍速率同步动态随机存储器(英文全称：Dual Data Rate Synchronous Dynamic Random Access Memory，英文简称：DDR)；所述FLASH内固化了所述第二FPGA芯片驱动文件，用于在所述第二FPGA芯片上电后加载，在所述第一FPGA芯片给出控制信号后完成所述第二FPGA芯片的初始化；所述DDR，用于存储所述功能算法文件。