[发明专利]一种基于FPGA的低开销的RO PUF电路结构

说明书

本发明公开了一种基于FPGA的低开销的RO PUF电路结构，属于信息安全与硬件安全领域，特别是在芯片认证、密钥生成领域。这种PUF电路的可配置延时单元是奇数阶的双输出RO，可配置延时单元是双输出的LUT，其内部的两个单输出LUT的功能都被初始化为反相器和选择器，用来选择信号传输经过哪个反相器。由于芯片生产过程中不可控的偏差，导致两个反相器的信号时延大小不一样；即便是同一芯片，在不同的区域实现反相器，它们的信号时延大小也存在差异。本发明利用FPGA中双输出LUT由两个单输出LUT组成的结构特点，设计的双输出RO PUF电路比传统RO PUF电路节约近一半的LUT资源。

技术领域

本发明涉及信息安全与硬件安全领域，特别是在芯片认证、密钥生成领域，通过在FPGA内设计PUF电路，使得能够利用这种电路将片内器件延时的微小差异转换成一个芯片独有的随机序列码，这种随机序列码可以用于芯片ID的产生和密钥的生成。此外，还可以用于集成电路IP核的保护方面。

背景技术

随着信息科技的发展，信息安全与硬件安全问题日益严峻。在超大规模在超大规模集成电路发展领域，知识产权(Intellectual Property，IP)核的复用大大减少了项目的开发周期，降低工程的开发难度；然而，随之而来的IP核非授权盗版使用问题也日益突出。物理不可克隆函数是一种利用物理实体在被制造过程中所受的不可控偏差，输出随机唯一的二进制序列的函数。国外研究者已经对物理不可克隆函数研究了十几年，硅PUF是近些年研究的比较热的一类，它是一种物理不可克隆电路，它可以利用集成电路在制造过程中不可控的偏差造成的器件延时大小差异，来产生随机的二进制序列。例如，RO PUF是分别使用同样数目的奇数个反相器构成若干个振荡环，在芯片的不同位置布置这些振荡环，由于芯片不同位置的器件同样存在工艺偏差，导致不同位置的RO振荡频率很有可能不同，两两比较振荡器的频率大小，得到频率差，用频率差的正负来表示PUF的二进制输出，布置的RO越多，得到的PUF输出响应位数越多，消耗的硬件资源也越多。基于FPGA平台的PUF研究中，ROPUF受到广大研究者的关注，因为RO PUF实现时的基本器件比较简单，布线要求不高，同时FPGA中有丰富的计算单元和逻辑单元来统计和比较RO的频率大小。

有研究者提出如图5所示的可重构RO PUF，这种环形振荡器的基本延时单元由两个反相器和一个选择器构成，通过选择器的选择位确定信号要经过的反相器，实现RO的重构，进而改变RO的固有振荡频率；在配置选择位时必须使上下两支RO的对应配置位完全相同，才能保证两支RO的组成结构完全相同，使频率差异仅取决于芯片自身的工艺偏差。置位与门使能端，RO开始起振工作，通过计数器统计两支RO的频率，再通过比较器得到两支RO的频率差，得到PUF的一位输出响应。这种可重构RO PUF在FPGA上实现时，每个可配置延时单元都会占用一个LUT，每个使能单元占用一个LUT，从图中可以看出至少需要16个LUT才能实现两支RO，得到一位的PUF输出响应，LUT资源消耗很大。FPGA中资源是有限的，不可能占用很多资源来实现PUF电路。所以，必须从FPGA现有的资源结构出发，设计更加合理的适合FPGA平台的RO PUF电路。

发明内容

本发明的一个目的是提出一种基于FPGA中具有双输出的LUT6_2的低开销的ROPUF电路结构，这种RO PUF电路硬件开销更小，通用性更强，可以用于生成仅与芯片制造过程中不可控的偏差有关的真随机序列作为芯片ID或者密钥生成器的可信随机输入数据。

这种PUF电路的基本单元是奇数阶的双输出RO，这种RO由可配置延时单元即LUT6_2组成，其内部的两个具有单输出的LUT5均被初始化为反相器和选择器，用来选择信号传输经过哪个反相器。由于芯片生产过程中不可控的偏差，导致两个反相器的信号时延大小不一样；即便是同一芯片，在不同的区域实现反相器，它们的信号时延大小也存在差异。

本发明利用FPGA中LUT6_2由两个LUT5组成的结构特点，设计的双输出RO PUF电路比传统RO PUF电路节约近一半的LUT资源。