[发明专利]一种基于Tbus总线标准的片内总线测试系统

说明书

本发明涉及一种基于Tbus总线标准的片内总线测试系统，包括通过数据流通讯的主控单元和从端设备端，所述主控单元与从端设备端之间设置有设备互联网络；主控单元的信号组集成有数据输出信号组Out、数据注入信号组Inject、参数控制信号组Param、状态信号组Status和控制信号组Control；从端设备端的信号组集成有数据输出信号组Out、数据注入信号组Inject、参数控制信号组Param、状态信号组Status和控制信号组Control。本发明将所有测试外设单元挂接在测试总线上，组成测试系统，使用统一、快捷的操作方法来操作每个被测试外设，加快测试系统的集成，减少测试缺陷，提高测试效率。

技术领域

本发明涉及计算机通信应用技术领域，特别涉及一种基于Tbus总线标准的片内总线测试系统。

背景技术

片内总线，顾名思义就是芯片内的总线。很多总线都可以认为是片内总线，如单片机芯片内的地址总线、数据总线，又如可编程逻辑芯片内部的自定义总线，这些都可称为片内总线。片内总线一般比片外总线更容易实现并行多位传输。

如今，片内总线广泛应用于各种处理器芯片中，如我们熟知的ARM内核芯片采用的AMBA总线规范，用来连接处理器内核以及各种外设。AMBA标准2.0规范定义了三组总线协议：AHB(高性能总线)、ASB(系统总线)和APB(外设总线)，每种总线接口发挥了不同的作用，如APB一般使用于外设之间的模块互联，AHB用作处理器与高速处理单元间的连接，如片内存储器以及DMA设备等。AMBA3.0准在2.0的基础上增加了AXI(可扩展接口)以及ATB(跟踪总线)，AXI总线一般应用于片内SOC中，作为模块间的数据交互以及控制使用。

除了AMBA总线规范外，著名的FPGA生产商Altera公司早在2008年就开发出了Avalon总线标准，用于集成各种片内功能IP核以及软核处理器NiosII的互联，Avalon总线标准的设定，明显加快了基于AlteraFPGA的系统开发速度，由于其集成了数十到上百个基于Avalon总线标准的高可靠的、经过验证的IP，使基于FPGA的场合应用开发变得简单、快速。如基于FPGA设计一个图像处理系统，从前端的图像采集IP(基于Avalon总线的IP有)，到中间的图像处理IP(基于Avalon总线的IP有)，以及最终数据的高速收发IP(基于Avalon总线的IP有)，整个系统需要的IP都有提供。

而在目前的硬件板卡测试应用领域，还没有一个统一的标准来定义硬件测试的步骤以及方法。大部分硬件板卡的测试都是针对每个项目的具体硬件组成来编写测试程序，这样，不同的板卡需要编写不同的测试程序，即使构建系统的外设都差不多一样。

基于以上分析，需要对现有的片内总线设计及测试方法进行改进。

发明内容

本发明的目的是，针对现有片内总线的设计缺陷，设计一种通用的片内总线测试系统，将所有测试外设单元挂接在测试总线上，组成测试系统，使用统一、快捷的操作方法来操作每个被测试外设，加快测试系统的集成，减少测试缺陷，提高测试效率。

本发明通过以下技术方案实现：

一种基于Tbus总线标准的片内总线测试系统，其特征在于，包括通过数据流通讯的主控单元和从端设备端，所述主控单元与从端设备端之间设置有设备互联网络；

所述主控单元的信号组集成有数据输出信号组Out、数据注入信号组Inject、参数控制信号组Param、状态信号组Status和控制信号组Control；

所述从端设备端的信号组集成有数据输出信号组Out、数据注入信号组Inject、参数控制信号组Param、状态信号组Status和控制信号组Control；

所述从端设备端至少集成有4个被测设备接口，被测设备接口外接被测试设备；