[发明专利]一种XilinxFPGA约束文件自动生成方法

说明书

技术领域

本发明属于Xilinx FPGA应用开发领域，具体涉及一种Xilinx FPGA约束文件自动生成方法。

背景技术

在应用Xilinx FPGA进行数字电路开发的过程中，FPGA的通用IO端口通常需要连接多种芯片，如A/D、D/A、DDR3、DSP等，这些外部芯片与FPGA之间互连多组数据总线和控制线。在进行FPGA逻辑代码设计调试前，需要完成FPGA IO管脚约束文件的编写。

现有技术中通常采用的约束文件编写方法是：先对接入通用IO端口的管脚进行各种数据总线和控制总线的分类，然后参照Cadence软件绘制的原理图对每位数据线和控制线逐一进行管脚对应，并选择所在Bank的电平标准，最后按照Xilinx开发环境要求的格式编写约束文件(.ucf或.xdc文件)。

这种传统的约束文件编写方式对每一个接入FPGA的数据都需要进行整理，需要大量的时间和精力才能完成这项枯燥的工作。例如对一片通用IO脚在500个左右的FPGA，要完成所有接入IO脚的各种总线的分类、管脚映射、约束格式编写、电平标准设置，并最终形成FPGA的约束文件，耗时过长，这种枯燥的工作极大地降低了FPGA开发者的效率。现有技术实现FPGA约束文件编写存在的缺点归纳如下：

(1)严重浪费FPGA开发时间：对每个接入FPGA通用IO脚的数据线和控制线进行约束编写，将涉及大量的IO管脚映射、电平标准选择和约束格式差异等，占用较多工作量。(2)增加约束文件出错概率：由于约束文件的编写需要对照Cadence原理图，并且在FPGA开发软件间不断切换，如此枯燥的工作大大增加了约束文件出错的概率，也降低了FPGA的调试效率。

发明内容

本发明的目的在于提供一种Xilinx FPGA约束文件自动生成方法，克服或减轻现有技术的至少一个上述缺陷。

本发明的目的通过如下技术方案实现：一种Xilinx FPGA约束文件自动生成方法，其特征在于，包括如下步骤：

步骤一：根据硬件原理图生成网表文件；

步骤二：提取该网表文件中与FPGA相关的所有内容，生成FPGA原理图数据文件；

步骤三：根据FPGA封装文件筛选出所述FPGA原理图数据文件中有关所述约束文件生成所需的内容，获得FPGA通用IO及供电数据文件；

步骤四：所述FPGA通用IO及供电数据文件中包含有所述约束文件生成所需的数据总线的网络名称、管脚号和供电电压，根据网络名称将数据总线完成分类分组处理；

步骤五：根据所述数据总线的分类分组结果，生成FPGA约束文件。

本发明所提供的一种Xilinx FPGA约束文件自动生成方法的有益效果在于，相比于当前逐个通用FPGA IO管脚编辑的方式，具有节省设计时间和提高准确性的优点。此方法可以广泛应用于Xilinx FPGA开发领域。除了硬件原理图网表文件需要手动处理外，对占用较多工作量的网表文件筛选、分类和文件生成均由软件自动处理，大大节省了工程师开发的工作量。软件处理后生成Xilinx FPGA开发所需要的.ucf和.xdc两种约束文件，用户可以根据开发环境的不同进行任意选择。

附图说明

图1为本发明Xilinx FPGA约束文件自动生成方法的网表文件示意图；

图2为本发明Xilinx FPGA约束文件自动生成方法的约束文件生成结果示意图。

具体实施方式

为使本发明实施的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图对本发明的Xilinx FPGA约束文件自动生成方法做进一步详细说明。