[发明专利]终端及其慢时钟频偏的调整方法

权利要求书

1.一种终端的慢时钟频偏的调整方法，所述终端包括用于产生基准时钟的数字补偿晶体振荡器DCXO，其特征在于，所述方法包括：

确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容；

确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容；

根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容；

根据所述最小负载电容获取与其对应的第一频偏；

获取当前温度下所述DCXO的第二频偏，所述DCXO调整后的频偏由以下公式获得：

F_L＝F₁+F₂，

其中，F_L为当前温度下所述DCXO调整后的频偏；F₁为第一频偏；F₂为第二频偏；所述第二频偏由以下公式获得：

F₂＝M₃(t-t₀)³+M₂(t-t₀)²+M₁(t-t₀)+M₀，

其中，M₃、M₂、M₁以及M₀表示所述DCXO的温度参数；t表示当前温度；t₀表示基准温度。

2.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，确定CDAC与DCXO的输出频率之间的关系的步骤包括：

获取所述CDAC的第一值CDAC₁，控制所述终端进入发射状态，获取此时所述DCXO的输出频率F_CDAC1；

再获取所述CDAC的又一值CDAC₂，控制所述终端进入发射状态，获取此时所述DCXO的输出频率F_CDAC2；

根据CDAC₁、CDAC₂、F_CDAC1以及F_CDAC2获取所述CDAC与所述DCXO的输出频率之间的关系。

3.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，确定CFAC与DCXO的输出频率之间的关系的步骤包括：

固定一CDAC值；

获取所述CFAC的第一值CFAC₁，控制所述终端进入发射状态，获取此时所述DCXO的输出频率F_CFAC1；

再获取所述CFAC的又一值CFAC₂，控制所述终端进入发射状态，获取此时所述DCXO的输出频率F_CFAC2；

根据CFAC₁、CFAC₂、F_CFAC1以及F_CFAC2获取所述CFAC与所述DCXO的输出频率之间的关系。

4.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，所述第一负载电容由以下公式获得：

其中，C_L1表示第一负载电容；C₁表示所述DCXO的等效电路中的动态电容；C₀表示所述DCXO的等效电路中的静态电容；L₁表示所述DCXO的等效电路中的动态电感；F₁表示所述CDAC最小时对应的DCXO的输出频率。