[发明专利]一种基于频段划分补偿的宽频带信号采样回放系统

说明书

技术领域

本发明属于信号处理领域，尤其涉及一种基于频段划分补偿的宽频带信号采样回放系统。

背景技术

在数字信号处理领域中，根据实际应用场景，系统所需要处理的信号频率往往较为固定：如语音信号(300Hz-3.4KHz)、水声信号(KHz-100KHz级)、雷达中频信号(100MHz级)等。在实际工作中，针对各场景，发展出了各自成熟的信号调理电路以及后端处理方法，并取得了良好的应用效果。

与此同时，当应用场景需要处理的模拟信号频带覆盖范围扩宽到百赫兹级至百兆赫兹级时，无论模拟端的信号调理电路如何设计，其幅频响应特性必然在通带内出现较为明显的波动。

发明内容

有鉴于此，为了克服现有技术的不足，本发明提供一种基于频段划分补偿的宽频带信号采样回放系统，能够实现待处理信号频率在百赫兹级至百兆赫兹级范围的宽频带信号，实现低失真的信号采样存储回放功能，并且，需处理的信号在同一时刻的主信号频率相对固定。

一种基于频段划分补偿的宽频带信号采样回放系统，包括：

输入模拟信号调理电路：接收第一宽频带模拟信号，并对第一宽频带模拟信号进行初步调理；

AD：接收所述输入模拟信号调理电路初步调理后的第一宽频带模拟信号，并将初步调理后的第一宽频带模拟信号转换成第一数字量信号；

数字处理模块：接收所述AD所输出的第一数字量信号，并对第一数字量信号进行采样、存储和回放；

DA：接收所述数字处理模块进行采样、存储和回放后的第一数字量信号，并将采样、存储和回放后的第一数字量信号转换成第二宽频带模拟信号；

输出模拟信号调理电路：接收所述DA所输出的第二宽频带模拟信号，对第二宽频带模拟信号进行调理，并将调理后的第二宽频带模拟信号输出。

进一步，所述数字处理模块包括FPGA和DDR3 SDRAM，所述FPGA挂接所述DDR3 SDRAM，所述FPGA对所述第一数字量信号进行频率估计并修正；所述DDR3 SDRAM对所述第一数字量信号进行存储。

进一步，所述第一宽频带模拟信号为百赫兹到百兆赫兹。

进一步，所述数字处理模块分段对所述第一数字量信号进行连续采样。

本发明还提供一种使用基于频段划分补偿的宽频带信号采样回放系统的方法，包括以下步骤：

1)数字处理模块通过第一FIFO缓冲连续读取AD采样的第一数字量信号；

2)使用FPGA挂接的DDR3 SDRAM定期缓存一批连续的第一数字量信号；

3)FPGA根据待处理的第一数字量信号的频率范围划分多个频段，针对每个频段从DDR3 SDRAM中抽取数据；

4)对抽取的数据分别进行FFT运算，将FFT的结果送入cordic单元提取出相应数据的幅度响应值，通过比较，判断当前信号的主信号频率，同时也将频率信息通报给主处理器；

5)根据主信号频率与先期获得的补偿参数对待回放的信号进行数字补偿，并根据主控程序命令通过第二FIFO缓冲将数据传送到DA以对外回放。

本发明的有益效果为：1)区别于在通用处理器件(如中央处理器CPU、数字信号处理器DSP等)上使用软件的方式进行相关的测频、补偿运算，所有的数字域工作(包括采样、频率估计以及数据补偿回放)均在FPGA内完成，属于一种硬件加速工作，处理性能要优于前者；

2)传统设计中，需要根据频段划分，在硬件电路上设计出若干路AD/DA通道以分别处理相对较窄的一段频带；本技术方案完成从百赫兹到百兆赫兹级的宽频带信号采集，并可以取得较好的采样回放效果。

附图说明

图1为一种基于频段划分补偿的宽频带信号采样回放系统的基本结构示意图；

图2为FPGA内部对采样信号进行频率估计以及补偿回放的工作流程示意图；

图3为图2中频率估计单元的算法结构的工作流程示意图；

其中，101、输入模拟信号调理电路；102、输出模拟信号调理电路；20、AD；40、DA；50、FPGA；60、DDR3 SDRAM；70、第一FIFO缓冲；80、第二FIFO缓冲。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如图1所示，一种基于频段划分补偿的宽频带信号采样回放系统，包括：