[发明专利]在存储模块中具有存储区块交错操作的半导体存储设备

说明书

半导体存储设备包含半导体存储设备中的第一存储区和半导体存储设备中的第二存储区。基于使用选择信号，独立于第一存储区访问第二存储区。第一存储区和第二存储区共享命令和地址线，并且基于使用选择信号执行存储区块交错操作。

相关申请的交叉引用

本专利申请要求2015年12月9日提交的韩国专利申请No.10-2015-0175237的优先权，通过引用整体合并该韩国专利申请公开。

技术领域

在此描述的本发明原理的示例性实施例涉及半导体存储设备，并且更具体地说，涉及在存储模块中执行存储区块(rank)交错操作的半导体存储设备。

背景技术

可以将半导体存储设备安装在存储模块上，以在存储系统中使用。通过传输信号的传输线，半导体存储设备可以连接到存储控制器。信号可以指数据、地址和命令。随着半导体制造方法的改善，半导体存储设备的储存容量得到提高。双倍数据速率4(DDR4)动态随机存取存储器(DRAM)是一种可以用于双列直插式存储模块(DIMM)中的存储器。DDR4DRAM的存储容量接近16Gb(吉比特)。

发明内容

根据本发明原理的示例性实施例，半导体存储设备包含半导体存储设备中的第一存储区和半导体存储设备中的第二存储区。基于使用选择信号，独立于第一存储区访问第二存储区。第一存储区和第二存储区共享命令和地址线，并且基于使用选择信号执行存储区块交错操作。

根据本发明原理的示例性实施例，半导体存储设备包含半导体存储设备中的第一存储区和半导体存储设备中的第二存储区。第一存储区和第二存储区选择性地作为两个不同半导体芯片运行。第一存储区和第二存储区接收相同命令和地址信号。第一存储区接收第一芯片选择信号、第一时钟使能信号和第一终接(termination)控制信号。第二存储区接收第二芯片选择信号、第二时钟使能信号和第二终接控制信号。第一芯片选择信号与第二芯片选择信号不同，第一时钟使能信号与第二时钟使能信号不同，并且第一终接控制信号与第二终接控制信号不同。基于使用选择信号，第一存储区和第二存储区属于并且在相同存储区块或者在不同存储区块中操作。

根据本发明原理的示例性实施例，一种存储模块包含：基底；以及多个半导体存储设备，该多个半导体存储设备安装于基底上。在基底的一侧或者对置侧上，半导体存储设备互相分离。每个半导体存储设备包含：第一存储体组和第二存储体组。该第一存储体组由半导体存储设备的第一部形成，并且第二存储体组由半导体存储设备的第二部形成。第一部不同于第二部，并且基于使用选择信号，互相独立地访问第一存储体组和第二存储体组。第一存储体组和第二存储体组共享命令和地址线，并且基于使用选择信号执行存储区块交错操作。

根据本发明原理的示例性实施例，一种数据处理系统包含：存储控制器；存储模块和安装于存储模块上的半导体存储设备。半导体存储设备包含第一存储区和第二存储区。数据处理系统还包含第一线，该第一线将存储控制器连接到存储模块。通过第一线，将命令和地址信号从存储控制器发送到第一存储区和第二存储区。数据处理系统还包含第二线，该第二线将存储控制器连接到存储模块。通过第二线，将第一芯片选择信号、第一时钟使能信号和第一终接控制信号从存储控制器发送到第一存储区。数据处理系统还包含第三线，该第三线将存储控制器连接到存储模块。通过第三线，将第二芯片选择信号、第二时钟使能信号和第二终接控制信号从存储控制器发送到第二存储区。第一芯片选择信号不同于第二芯片选择信号，第一时钟使能信号不同于第二时钟使能信号，并且第一终接控制信号不同于第二终接控制信号。基于使用选择信号，独立于第一存储区访问第二存储区。

附图说明

通过参考附图详细描述本发明原理的示例性实施例，本发明原理的上述以及其他特征显而易见，其中：

图1是根据本发明原理的示例性实施例，包含存储模块的数据处理系统的方框图。

图2是示出根据本发明原理的示例性实施例，图1所示半导体存储设备的存储容量的变型的图。