[发明专利]一种针对变长编码数据的解码电路

说明书

本发明公开了一种针对变长编码数据的解码电路，变长编码数据包括多个变长编码，且其最长编码的码字位宽为N，解码电路包括：第一行缓存和第二行缓存，依次缓存变长编码数据中2W个相继数位的值，W≥N；P个译码本单元，第i个译码本单元对2W个相继数位中第i个至第i+N‑1个数位进行解码，确定从第i位开始的一个变长编码所对应的初步译码结果，0≤iP；M个译码结果选择单元，依次编号为0至M‑1，每个译码结果选择单元接收P个初步译码结果，并基于本轮译码起始位置分别选择一个译码本单元的初步译码结果，作为各自的译码结果，本轮译码起始位置表示本轮译码操作所针对的变长编码数据在第一行缓存中的起始位置。基于本发明可以实现对变长编码数据的并行化解码。

技术领域

本发明涉及数据解码领域，特别是涉及一种针对变长编码数据的解码电路。

背景技术

变长编码给出现概率大的符号赋予较短的码字，出现概率小的符号赋予较长的码字，从而达到压缩信息冗余的目的。编码与解码过程完全可逆，因此是一种无失真的压缩编码方法。霍夫曼编码是变长编码中最重要的编码方法之一，在JPEG图像压缩、文件压缩等均扮演了重要角色。

在深度学习领域，霍夫曼编码亦可发挥重要作用。深度学习算法中网络系数数百万甚至数亿个，占用大量存储资源与带宽资源，在硬件运算中是主要瓶颈，而采用变长编码可达到数倍甚至数十倍的压缩比，可显著提高算法性能。

但是随之带来的问题是，计算过程需要实时解压，对解码速度要求非常高。现有的传统变长编码解码技术采用的均是单时钟周期解码出单个数据，解码效率较低。

因此，需要一种新的解码方案，以提高解码效率。

发明内容

本发明主要目的是提供一种针对变长编码数据的解码电路，其能够在单时钟周期解码多个数据，以提高解码效率。

根据本发明的一个方面，提供了一种针对变长编码数据的解码电路，所述变长编码数据包括多个变长编码，且其最长编码的码字位宽为N，包括：第一行缓存和第二行缓存，其数据位宽均为W，依次缓存所述变长编码数据中2W个相继数位的值，第一缓存的W个数位依次编号为0至W-1，第二缓存的W个数位依次编号为W至2W-1，其中，W≥N；P个译码本单元，依次编号为0至P-1，其中第i个译码本单元对所述2W个相继数位中第i个至第i+N-1个数位进行解码，确定从第i位开始的一个变长编码所对应的初步译码结果，其中，0≤iP；M个译码结果选择单元，依次编号为0至M-1，每个译码结果选择单元接收所述P个初步译码结果，并基于本轮译码起始位置分别选择一个译码本单元的初步译码结果，作为各自的译码结果，所述本轮译码起始位置表示本轮译码操作所针对的变长编码数据在所述第一行缓存中的起始位置，其中，且i、P、M、N均是正整数。

在本发明的一个实施例中，译码结果选择单元选择为其指定的译码起始位置所对应的译码本单元的初步译码结果，其中，为第0个译码结果选择单元指定的译码起始位置是在上一轮译码操作中确定的本轮译码起始位置，为第j+1个译码结果选择单元指定的译码起始位置是为第j个译码结果选择单元所选择的初步译码结果对应的变长编码在所述第一行缓存中的结束位置的下一个位置，其中，0≤jM-1。

在本发明的一个实施例中，第i个译码本单元以第i个数位为起始数位来识别变长编码，对所识别的变长编码进行译码以得到所述初步译码结果，并输出所述初步译码结果和所述变长编码的长度，第j个译码结果选择单元基于为其指定的译码起始位置和其所选择的初步译码结果所对应的变长编码的长度，确定第j+1个译码结果选择单元的译码起始位置，并发送给第j+1个译码结果选择单元。

在本发明的一个实施例中，在第k个译码结果选择单元所选择的初步译码结果对应的变长编码的起始位置在所述第一行缓存，而其结束位置在第二行缓存的情况下，所述第k个译码结果选择单元发出跨行信号，其中，0≤kM。