[发明专利]一种多ADC高速交叉采样校准装置及校准方法

说明书

本发明提供了一种多ADC高速交叉采样校准装置及校准方法，包括相位校准、增益校准和偏移校准，相位校准主要解决采样时钟的延迟一致性问题，增益校准主要解决四路信号幅度的一致性问题，偏移校准解决了四路信号的偏移一致性问题，通过校准四路2.5GSa/s采样率ADC的相位、增益、偏移，使得四片ADC交叉采样时，采样率达到10GSa/s，并且数据重组后波形不失真，性能指标达到理想要求。本发明的整个测试校准控制电路由上位机软件和FPGA完成，经过校准后，确保相位、增益和偏移具有一致性，并将校准结果在采集显示时进行补偿，使得四路采集时钟相位差100ps，增益和偏移相同。

技术领域

本发明涉及信号采集领域，具体涉及一种多ADC高速交叉采样校准装置及校准方法。

背景技术

多ADC高速交叉采样技术主要是通过将多个ADC的相位、偏移、增益进行校准，将采样率由现在单ADC的2.5GSa/s采样率，提高到整个系统采样率到10GSa/s。由于多个ADC的相位、偏移、增益存在差异，随温度变化差异更大，如果不进行校准，数据重组后将会恶化信号的性能指标，导致重建波形失真，使得整机的模拟带宽降低，抖动变大。

发明内容

本发明的第一目的是提供一种多ADC高速交叉采样校准装置，通过校准四片2.5GSa/s采样率ADC的相位、增益和偏移，使得四片ADC交叉采样时，采样率达到10GSa/s，并且数据重组后波形不失真，性能指标达到理想要求。

本发明采用以下的技术方案：

一种多ADC高速交叉采样校准装置，包括通道输入选择模块，通道输入选择模块连接有信号调理电路，信号调理电路连接有驱动电路，驱动电路分别连接有相位校准电路、增益校准电路和偏移校准电路，相位校准电路、增益校准电路和偏移校准电路均连接有高采样率ADC模块，高采样率ADC模块连接有FPGA，所述高采样率ADC模块包括四个高采样率ADC芯片。

优选地，所述相位校准电路包括采样时钟系统，采样时钟系统输出四路1.25GHz的采样时钟，四路1.25GHz的采样时钟分别通过一个延迟调节器与高采样率ADC芯片相连，延迟调节器与FPGA相连，第一路1.25GHz的采样时钟通过第一八分频器连接有时钟同步器，第一八分频器与FPGA相连，第二路1.25GHz的采样时钟通过第二八分频器连接有触发使能器，第三路1.25GHz的采样时钟通过第三八分频器与触发使能器相连，第四路1.25GHz的采样时钟通过第四八分频器与触发使能器相连，触发使能器与时钟同步器相连，触发使能器还连接有脉宽放大器，脉宽放大器连接有触发比较器，触发比较器连接有二次触发使能器，二次触发使能器分别与脉宽放大器和时钟同步器相连，时钟同步器与FPGA相连。

优选地，所述增益校准电路包括高精度DAC，高精度DAC与通道输入选择模块相连，驱动电路分为四路，每一路均通过一个可编程增益放大器与高采样率ADC芯片相连，可编程增益放大器和高精度DAC均与FPGA相连。

优选地，所述偏移校准电路包括参考DAC和偏移DAC，参考DAC与通道输入选择模块相连，驱动电路分为四路，每一路均通过一个偏移调整电路与高采样率ADC芯片相连，所述偏移DAC与偏移调整电路相连，参考DAC和偏移DAC均与FPGA相连。

本发明的第二目的是提供了以上所述的一种多ADC高速交叉采样校准装置的校准方法。

一种多ADC高速交叉采样校准装置的校准方法，包括相位校准方法、增益校准方法和偏移校准方法。

优选地，所述相位校准方法包括：

步骤1：采样时钟系统输出四路1.25GHz的采样时钟，第一路1.25GHz的采样时钟经第一八分频器后变为156.25MHz的分频时钟，然后输入到时钟同步器和FPGA中，用作相位测量同步主时钟；