[发明专利]一种与绝对值编码器通信的方法有效
| 申请号： | 201611015792.5 | 申请日： | 2016-11-18 |
| 公开（公告）号： | CN106500739B | 公开（公告）日： | 2019-01-25 |
| 发明（设计）人： | 王继超;冀国文;冀艳香;吴国赛;张凯旋;周义仁;卢东 | 申请（专利权）人： | 威科达（东莞）智能控制有限公司 |
| 主分类号： | G01D5/249 | 分类号： | G01D5/249;H04L1/00 |
| 代理公司： | 东莞市华南专利商标事务所有限公司 44215 | 代理人： | 肖冬 |
| 地址： | 523000 广东省东莞市松山湖*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 绝对值编码器 数据发送模块 数据发送 时钟模块 使能信号 使能 通信 发送时钟模块 数据接收模块 数据接收时钟 触发信号 发送命令 工业控制 生成数据 数据收发 硬件电路 主控芯片 波特率 兼容性 发送 灵活 | ||
1.一种与绝对值编码器通信的方法，由主控芯片生成使能模块、数据发送模块、数据接收模块、数据接收时钟模块和数据发送时钟模块，其特征在于：包括以下步骤：
S1：使能模块生成触发信号tx_int和数据收发使能信号en；
S2：数据发送模块接收到触发信号tx_int后，生成数据发送时钟模块的使能信号bps_start2；
S3：数据发送时钟模块生成波特率为F的数据发送点clk_bps2；
S4：数据发送模块按照clk_bps2依次向绝对值编码器发送命令数据，发送完毕后关闭bps_start2；
S5：绝对值编码器向数据接收模块发送数据；
S6：数据接收模块生成数据接收时钟模块的使能信号bps_start1；
S7：数据接收时钟模块生成波特率为F的数据接收点clk_bps1，并发送给数据接收模块；
S8：数据接收模块按照clk_bps1依次接收绝对值编码器发送的N字节数据,并对N字节数据的前N-1字节数据进行CRC运算，得出CRC校验码；
S9：比较CRC校验码与接收到的第N字节数据是否一致。
2.根据权利要求1所述的一种与绝对值编码器通信的方法，其特征在于：所述的主控芯片为FPGA芯片。
3.根据权利要求2所述的一种与绝对值编码器通信的方法，其特征在于：该方法还包括SN75176芯片，所述SN75176芯片一方面用于接收数据收发使能信号en、与FPGA芯片通信，另一方面用于与绝对值编码器通信。
4.根据权利要求3所述的一种与绝对值编码器通信的方法，其特征在于：数据收发使能信号en的发送周期为T，其中T为FPGA芯片与绝对值编码器通讯一次的总时间；SN75176芯片的数据发送使能信号的的发送周期T1；SN75176芯片的数据接收使能信号的发送周期T2；其中T等于T1+T2。
5.根据权利要求1所述的一种与绝对值编码器通信的方法，其特征在于：该方法还包括接收数据存储器，所述接收数据存储器用于存储校验正确的编码器数据。
6.根据权利要求1所述的一种与绝对值编码器通信的方法，其特征在于：数据发送时钟模块和数据接收时钟模块分别包括波特率生成模块。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威科达（东莞）智能控制有限公司，未经威科达（东莞）智能控制有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611015792.5/1.html，转载请声明来源钻瓜专利网。
