[发明专利]物联网智能终端网关装置

权利要求书

1.物联网智能终端网关装置，其特征在于：包括CPU主控芯片（101）、传感器数据采集电路（102）、开关设备控制电路（103）、多方式通讯电路（104）、语音播报电路（105）和电源管理电路（106），所述传感器数据采集电路（102）的输出端和所述CPU主控芯片（101）的输入端相连，所述开关设备控制电路（103）的输入端与所述CPU主控芯片（101）的输出端相连，所述传感器数据采集电路（102）包括多路数据采集电路，所述开关设备控制电路（103）包括多路继电器控制电路，所述多方式通讯电路（104）与所述CPU主控芯片（101）双向连接，所述语音播报电路（105）的输入端与所述CPU主控芯片（101）的输出端相连，所述电源管理电路（106）为整个物联网智能终端网关装置供电；

所述多方式通讯电路（104）包括：GPRS和RS485通讯电路（1041）、CAN总线通讯电路（1042）、以太网通讯电路（1043）以及串口通讯电路（1044）；

所述GPRS和RS485通讯电路（1041）包括RS485收发器U5，所述RS485收发器U5的接收器输出端RO、驱动器输入端DI分别与所述CPU主控芯片（101）的输入端PD6、输出端PD5相连，所述RS485收发器U5的接收使能端RE与所述CPU主控芯片（101）的输出端PD7相连，所述RS485收发器U5的发送使能端DE通过电阻R18接地，所述RS485收发器U5的接收使能端RE与所述RS485收发器U5的发送使能端DE相连，所述RS485收发器U5的差分信号接收端A、差分信号发送端B分别与接线端子JXZ6相连，所述RS485收发器U5的差分信号接收端A还与跳线帽CON2相连，所述RS485收发器U5的差分信号发送端B通过电阻R19与跳线帽CON2相连，所述RS485收发器U5的电源端与+3.3V电源相连，所述RS485收发器U5的电源端通过电容C16接地，所述RS485收发器U5的接地端GND接地；

所述CAN总线通讯电路（1042）包括总线收发器U4，所述总线收发器U4的驱动器输入端TXD、接收器输出端RXD分别与CPU主控芯片（101）的输出端PD1、输入端PD0相连，所述总线收发器U4的高总线输出端CAN1_H、低总线输出端CAN1_L分别与接线端子JXZ5相连，所述总线收发器U4的高总线输出端CAN1_H还与跳线帽CON1相连，所述总线收发器U4的低总线输出端CAN1_L通过电阻R17与跳线帽CON1相连，所述总线收发器U4的电源端与+3.3V电源相连，所述总线收发器U4的电源端还通过电容C15接地，所述总线收发器U4的波整形输出端RS通过电阻R16接地；

所述以太网通讯电路（1043）包括以太网协议栈芯片U2和以太网变压器U3，所述以太网协议栈芯片U2的正电源输入端VCC33、正电源输入端VCC18分别与+3.3V电源、+1.8V电源相连，所述以太网协议栈芯片U2的公共接地端接地，所述以太网协议栈芯片U2的中断请求输出端INT#、并口地址输入端A0、并口片选控制输入端PCS#、并口读选通输入端RD#、并口写选通输入端WR#分别与CPU主控芯片（101）的输入端PE7、输出端PE6、输出端PE5、输出端PE4、输出端PE3相连，所述以太网协议栈芯片U2的数据总线端D0#、D1#、D2#、D3#、D4#、D5#、D6#、D7#分别与所述CPU主控芯片（101）的输入输出端PE8、PE9、PE10、PE11、PE12、PE13、PE14、PE15双向连接，所述以太网协议栈芯片U2的通讯指示灯驱动输出端ELINK、开漏输出端RDY#分别与所述以太网变压器U3的通讯指示灯驱动输入端ELINK1、开漏输入端RDY#1相连，所述以太网协议栈芯片U2的信号端RXP、RXN、TXP、TXN分别与所述以太网变压器U3的负输入端RD-、正输入端RD+、负输出端TD-、正输出端TD+相连，所述以太网变压器U3的通讯指示灯驱动输入端ELINK1与发光二极管D1的负极相连，所述发光二极管D1的正极串接电阻R13后与+3.3V电源相连，所述以太网变压器U3的开漏输入端RDY#1与发光二极管D2的负极相连，所述发光二极管D12的正极串接电阻R14后与+3.3V电源相连，所述以太网变压器U3的负输入端RD-、正输入端RD+、负输出端TD-、正输出端TD+分别通过电阻R12、电阻R11、电阻R10、电阻R9与+3.3V电源相连，+3.3V电源通过电容C9接地，所述电容C9的两端并接有电容C10，所述以太网变压器U3的电源端与+3.3V电源相连，所述以太网变压器U3的接地端接地；

所述串口通讯电路（1044）包括电平转换芯片U6和插头DB9，所述电平转换芯片U6的第一输入端T2IN与所述CPU主控芯片（101）的输出端PA9相连，所述电平转换芯片U6的第一输出端T2OUT与所述插头DB9相连，所述电平转换芯片U6的第二输出端R2OUT与所述CPU主控芯片（101）的输入端PA10相连，所述电平转换芯片U6的第二输入端R2IN与所述插头DB9相连，所述插头DB9的接地端接地，所述电平转换芯片U6的第一电容正端C1+通过电容C17与所述电平转换芯片U6的第一电容负端C1-相连，所述电平转换芯片U6的第二电容正端C2+通过电容C20与所述电平转换芯片U6的第二电容负端C2-相连，所述电平转换芯片U6的供电输出正端V+通过电容C18接地，所述电平转换芯片U6的电源端VCC通过电容C19接地，所述电平转换芯片U6的电源端VCC与+3.3V电源相连，所述电平转换芯片U6的供电输出负端V-通过电容C21接地，所述电平转换芯片U6的接地端GND接地；

所述CPU主控芯片（101）的型号为STM32F107VCT6，以太网协议栈芯片U2的型号为CH395L，以太网变压器U3的型号为HR911105A，总线收发器U4的型号为VP230，RS485收发器U5的型号为MAX485，电平转换芯片U6的型号为MAX232。