[发明专利]一种现场可编程门阵列网表生成方法及装置

说明书

技术领域

本发明涉及FPGA(现场可编程门阵列)领域，尤其涉及一种现场可编程门 阵列网表生成方法及装置。

背景技术

随着信息与数据科技的发展需求，可编程芯片,特别是现场可编程门阵列凭 借其编程灵活、系统稳定、资源丰富、集成度高等优点，其应用领域已经从原 来通信领域扩展到航天、消费电子、工业控制、测试测量等广泛的领域，并且 还有不断扩大的趋势。另一方面，随着工艺节点的不断攀升，使得对于可编程 电路的系统集成度、可编程资源以及器件规模提出了更高的要求。现场可编程 门阵列网表的生成是重要部分，现有的生成方案，需要处理大量数据，时间长、 效率低，且生产的网表的正确性不高。

发明内容

本发明提供现场可编程门阵列网表生成方法及装置，解决现有现场可编程 门阵列的网表生成方案不够完善的问题。

为解决上述技术问题，本发明采用以下技术方案:

一种现场可编程门阵列网表生成方法，包括：

生成至少一个实例化名，并建立实例化名与现场可编程门阵列中各个电路 逻辑单元名之间的一一对应关系，以及生成现场可编程门阵列中各种电路逻辑 单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息；

根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一 对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表； 所述网表包括各个实例化名、各种电路逻辑单元的属性信息，以及实例化名与 电路逻辑单元的属性信息之间的对应关系。

在一些实施例中，所述生成至少一个实例化名具体为：使用脚本生成至少 一个实例化名。

在一些实施例中，所述建立实例化名与现场可编程门阵列中各个电路逻辑 单元名之间的一一对应关系具体为：使用哈希结构建立实例化名与现场可编程 门阵列中各个电路逻辑单元名之间的一一对应关系。

在一些实施例中，所述生成现场可编程门阵列中各种电路逻辑单元的属性 信息具体为：

使用预设的硬件描述信息和哈希结构，编写现场可编程门阵列中各种电路 逻辑单元的硬件描述信息以及连接关系文件，所述连接关系文件中包括所述连 接关系信息。

在一些实施例中，所述硬件描述信息包括：电路逻辑单元名、端口数量、 端口名、端口类型中的至少一种。

在一些实施例中，上述任一项的现场可编程门阵列网表生成方法还包括： 检查所述网表的正确性和/或电源地连接合法性。

一种现场可编程门阵列网表生成装置，包括：

实例化名生成单元，用于生成至少一个实例化名；

关系建立单元，用于建立实例化名与现场可编程门阵列中各个电路逻辑单 元名之间的一一对应关系；

属性信息生成单元，用于生成现场可编程门阵列中各种电路逻辑单元的属 性信息，所述属性信息包括硬件描述信息和连接关系信息；

网表生成单元，用于根据所述实例化名与现场可编程门阵列中各个电路逻 辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场 可编程门阵列网表；所述网表包括各个实例化名、各种电路逻辑单元的属性信 息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。

在一些实施例中，所述实例化名生成单元为脚本。

在一些实施例中，所述关系建立单元和/或属性信息生成单元为哈希结构生 成单元。

在一些实施例中，上述任一项所述的现场可编程门阵列网表生成装置，还 包括网表检查单元，用于检查所述网表的正确性和/或电源地连接合法性。

本发明提出的生产方法及装置，只需要设计者提供现场可编程门阵列中各 种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息， 即可进行全芯片网表生成，无需等待设计部完成电路设计，可以与电路设计工 作并行，最大程度上缩短顶层网表产生的时间，将大大节省千万门级FPGA网表 生成时间，缩短FPGA芯片研发周期。非常适用于超大规模可编程集成电路设计 领域。

附图说明

图1为本发明一实施例提供的现场可编程门阵列网表生成方法的流程图；

图2为本发明另一实施例提供的现场可编程门阵列网表生成方法的流程图；

图3为本发明一实施例提供的连接关系文件的示意图；

图4为本发明一实施例提供的现场可编程门阵列网表生成装置的示意图。