[发明专利]VLIW处理器

说明书

本发明涉及VLIW处理器。实现一种能够抑制电路规模的增大并且即使在包括像多用于图像处理、图像识别处理等中的命令流那样进行比特扩展的运算的情况下也能够高效率地执行处理的VLIW处理器。VLIW处理器（1000）具备命令控制部（1）、寄存器堆部（2）、以及命令执行部（3）。命令执行部（3）具有多个插槽，在第2插槽（32）与第3插槽（33）之间设置有用于在两插槽间交接N比特数据的状态寄存器（34）。通过在该状态寄存器（34）中储存从第3插槽输出的数据并进行利用，从而能够抑制电路规模的增大并且即使是像多用于图像处理、图像识别处理等中的命令流那样进行比特扩展的运算也能够高效率地进行处理。

技术领域

本发明涉及一种采用VLIW（Very long instruction word：超长指令字）架构（architecture）的处理器（VLIW处理器）。

背景技术

为了对像图像数据那样的大容量数据高效率地进行运算处理，正在开发多种多样的处理器技术。

例如，在专利文献1中有如下这样的图像处理处理器的公开，所述图像处理处理器是图形处理用的图像处理处理器，所述图像处理处理器具备：加载/存储单元、多个运算单元、以及用于在多个运算单元之间使某个运算单元的运算结果输入到另一个运算单元的切换通道（channel）。

可是，在以往的处理器中，在执行图像处理、图像识别处理的情况下，主要执行以8比特或16比特为单位的运算。近年来，伴随着图像处理、图像识别处理的高度化/复杂化，在用于执行图像处理、图像识别处理的处理器中，执行32比特单位的运算的比例不断大幅增加。

与此伴随地，要求不仅能应对以8比特或16比特为单位的运算、还能应对以32比特为单位的运算的处理器（VLIW处理器）。

现有技术文献

专利文献

专利文献1：日本特开2003–216943号公报。

发明要解决的课题

例如，在使用专利文献1的技术来构成不仅能应对以16比特为单位的运算、还能应对以32比特为单位的运算的处理器的情况下，考虑如图13所示的结构。

图13是使用现有技术来构成的也能应对以32比特为单位的运算的处理器900的概略结构图。

如图13所示，处理器900具备命令控制部91、切换通道92、命令执行部93、命令存储器M91、以及数据存储器M92。

命令控制部91从命令存储器M91读出命令（进行命令取出处理），对读出的命令进行解码（进行命令解码处理）。然后，命令控制部91基于命令解码处理的结果来进行对切换通道92以及命令执行部93的控制。

命令执行部93为了在1个周期（1个时钟周期）中同时执行多个命令而具备能在1个周期中同时进行运算的多个命令插槽（slot）。如图13所示，命令执行部93具有3个插槽，即，第1插槽931、第2插槽932、以及第3插槽933。

第1插槽931具有对数据存储器M92进行数据的加载/存储的加载/存储单元。

第2插槽932具有进行32比特运算的加法运算单元（在图13中用“Add32”示出的单元）、进行16比特运算的逻辑运算单元（在图13中用“Logic16”示出的单元）、进行32比特运算的位移运算单元（在图13中用“Shift32”示出的单元）。

第3插槽933具有进行16比特运算的加法运算单元（在图13中用“Add16”示出的单元）、进行16比特运算的逻辑运算单元（在图13中用“Logic16”示出的单元）、进行16比特运算的乘法运算单元（在图13中用“Mul16”示出的单元）。

命令存储器M91是存储用于在处理器900中执行运算的命令等的存储装置。