[实用新型]一种基于DDS的高频雷达应答器有效
| 申请号： | 201420348876.0 | 申请日： | 2014-06-27 |
| 公开（公告）号： | CN203930051U | 公开（公告）日： | 2014-11-05 |
| 发明（设计）人： | 周浩;方繁;文必洋;田应伟;谭剑 | 申请（专利权）人： | 武汉大学 |
| 主分类号： | G01S7/40 | 分类号： | G01S7/40 |
| 代理公司： | 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 | 代理人： | 赵丽影;肖明洲 |
| 地址： | 430072 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 dds 高频 雷达 应答器 | ||
1.一种基于DDS的高频雷达应答器，其特征在于：包括GPS同步电路、PLL电路、DDS电路、FPGA控制电路、发射电路；GPS同步电路的输出端分别与PLL电路的输入端、FPGA控制电路的的输入端相连；PLL电路的输出端与DDS电路的输入端相连；FPGA控制电路的输出端分别与PLL电路的输入端、DDS电路的输入端、发射电路的控制端相连；DDS电路的输出端与发射电路的输入端相连。
2.根据权利要求1所述的一种基于DDS的高频雷达应答器，其特征在于：所述GPS同步电路包括GPS硬件接收电路；GPS硬件接收电路输出稳定的时钟，为雷达应答器提供与雷达系统同步的时钟源，同时为雷达信号的发射时刻和雷达应答器模拟回波信号的发射时刻提供时间基准。
3.根据权利要求1所述的一种基于DDS的高频雷达应答器，其特征在于：所述PLL电路为基于Si5324锁相环芯片的锁相环电路，将GPS同步电路输出的时钟源进行倍频后为DDS电路提供系统时钟信号。
4.根据权利要求1所述一种基于DDS的高频雷达应答器，其特征在于：所述DDS电路为基于AD9910芯片的直接数字频率合成器电路，产生与雷达信号参数相同且相位随扫频周期递增一个固定值的模拟回波信号。
5.根据权利要求1所述一种基于DDS的高频雷达应答器，其特征在于：所述FPGA控制电路采用的FPGA芯片为XC6SLX150，系统为状态机模式，通过FPGA控制电路配置PLL与DDS和控制发射电路。
6.根据权利要求1所述一种基于DDS的高频雷达应答器，其特征在于：所述发射电路包括滤波电路、功率放大电路；滤波电路的输出端与功率放大电路的输入端相连，为雷达应答器提供发射通道。
7.根据权利要求6所述的一种基于DDS的高频雷达应答器，其特征在于：所述滤波电路为带通滤波电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉大学，未经武汉大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201420348876.0/1.html，转载请声明来源钻瓜专利网。
