[发明专利]一种并行高速链路系统的快速时域仿真方法

说明书

技术领域

本发明属于电子技术领域，更进一步涉及高速电路设计的快速时域仿真技术领域中的一种并行高速链路系统的快速时域仿真方法。本发明可应用于对并行高速链路系统中最坏系统性能的评估。

背景技术

随着电子系统向高速、高密度、低电压和大电流的趋势发展，板级互连的速度也越来越快，反射，串扰，地弹以及码间串扰(intersymbol interference ISI)等信号完整性问题日益凸显，上述问题对并行高速链路系统接收的信号质量有着严重的影响，因此在并行高速链路设计中快速评估这些信号完整性问题对系统性能的影响至关重要。目前预估并行高速链路系统性能的方法主要有统计域方法和时域方法，而基于统计链路的仿真流程中假设数据模板和抖动频谱是白色的，系统是线性的。这些假设将导致仿真不够准确。而时域快速仿真方法不仅能克服统计域仿真方法的缺陷还可以对并行高速链路系统性能进行准确快速的评估。

Casper B.K.,Haycok M.and Mooney R发表的“An accurate and efficient analysis method for multi-Gb/s chip-to-chip signaling schemes”(IEEE Symposium on VLSI Circuits Digest of Technical Papers.2002,Jun.54–57)论文，文中首次提出峰值失真分析(Peak Distortion Analysis PDA)时域仿真方法，它是真正意义上开创快速时域仿真技术的先河。峰值失真分析(Peak Distortion Analysis PDA)预测最坏码型总体分两部分：第一部分，预测码间串扰(Inter Symbol Interference ISI)影响的码型；第二部分，预测串扰影响的码型。串扰影响的预测不需要定主光标，其他步骤和码间串扰(Inter Symbol Interference ISI)一致。串扰的操作比码间串扰(Inter Symbol Interference ISI)更简单，只需要依照码间串扰(Inter Symbol Interference ISI)后两个操作步骤即可。但是，该方法的不足之处在于：对于上升边响应和下降边响应不对称的情况，若采用峰值失真分析(Peak Distortion Analysis PDA)方法，边沿响应连1的情况将预测不准确。所以对于边沿不对称的驱动器构成的系统，峰值失真分析(Peak Distortion Analysis PDA)方法预测的眼高可能会比实际值偏大。

Rambus Inc.,Los Altos,CA(US)申请的发明专利“TECHNIQUE FOR DETERMINING PERFORMANCE CHARACTERISTICS OF ELECTRONIC SYSTEMS”(United States Patent Application，Appl.No.:10/097133，Patent No.:US 6775809 BI，Date of Patent:Aug，10，2004)中公开了一种双边沿响应(Double Edge Responses DER)时域仿真方法。该方法主要为两步：第一步，求向量，第二步，解向量。该方法的目的是求解出引起边沿脉冲响应中最坏的高电平，最坏的低电平，最好的高电平，最好的低电平的向量。该方法的不足之处在于：对于脉冲边沿不对称及器件非线性系统驱动器有可能无法得到最坏码型和最坏眼图；虽然双边沿响应(Double Edge Responses DER)时域仿真方法可以仿真非线性系统，但是由于双边沿响应(Double Edge Responses DER)时域仿真方法没有考虑当前位周期(Unit Inerval UI)范围外的驱动器的开关活动，所以该方法不能充分捕获系统的非线性效应对后续码元的影响。