[实用新型]一种基于FPGA的简易数字信号传输性能分析仪

说明书

技术领域

本实用新型涉及一种数字信号传输性能分析仪，具体来说为一种基于FPGA的简易数字信号传输性能分析仪。

背景技术

随着通信技术和计算机技术的飞速发展，数字信号传输以其高速、高带宽得到了越来越广泛的应用，特别是在通信领域的应用有着举足轻重的意义，同时随之而来的面向该类通信设备检测的通信测试仪的需求呈高速发展的态势，测试的要求也越来越严格，对测试设备提出了更高的要求，数字传输分析仪是数字通信中最重要、最基本的测试仪器，主要用于测试数字通信信号的传输质量，其主要测试参数包括误码、告警、开销、抖动和漂移等，其广泛应用于数字通信设备的研制、生产、维修和计量测试，还可应用于数字通信网络的施工、开通验收和维护测试。采用FPGA设计了一种简易数字信号传输性能分析仪，可实现波特率步进为10Kbps的m序列发生器与曼彻斯特编码分别作为测试仪的测试信号，以及波特率为100Kbps的伪随机序列的噪声信号。将信号通过不同截止频率的滤波器构建出不同传输信道环境，信号通过该信道后在示波器上同步出信号的眼图，通过测量眼图的幅度来分析不同信道环境对信号传输的信号完整性及码间串扰的影响，以判断该信道是否符合信号的传输要求。

发明内容

针对上述现有技术存在的问题，本实用新型提供一种基于FPGA的简易数字信号传输性能分析仪。

为了实现上述目的，本实用新型采用的技术方案是：一种基于FPGA的简易数字信号传输性能分析仪，包括FPGA、触摸屏显示和输入模块、片外存储模块、D/A转换器、JTAG接口和EPCS接口，FPGA中配置NiosII软核CPU、信号发生模块和相关的接口控制逻辑电路，所述触摸屏显示和输入模块、片外存储模块、D/A转换器、JTAG接口和EPCS接口均与FPGA相连，FPGA通过JTAG接口或EPCS接口和PC机连接，FPGA通过D/A转换器连接示波器显示波形和测试数据。

作为优选，触摸屏显示和输入模块为TFT液晶触摸屏，负责界面显示和外部输入控制。

作为优选，片外存储模块为SDRAM存储器。

与现有技术相比，本实用新型的优点在于：设计的简易数字信号传输性能分析仪采用TFT触摸屏，操作方便，人机交互性好，可广泛推广。

附图说明：

图1为本实用新型所述一种基于FPGA的简易数字信号传输性能分析仪的结构示意图。

具体实施方式：

下面结合附图对本实用新型进一步说明。

作为本实用新型的一种实施方式，参阅图1，本实用新型包括FPGA、触摸屏显示和输入模块、片外存储模块、D/A转换器、JTAG接口和EPCS接口，FPGA中配置NiosII软核CPU、信号发生模块和相关的接口控制逻辑电路，所述触摸屏显示和输入模块、片外存储模块、D/A转换器、JTAG接口和EPCS接口均与FPGA相连，FPGA通过JTAG接口或EPCS接口和PC机连接，FPGA通过D/A转换器连接示波器显示波形和测试数据。触摸屏显示和输入模块为TFT液晶触摸屏，负责界面显示和外部输入控制。片外存储模块为SDRAM存储器。

在Matlab中利用DSPBuilder模型工具完成序列的建立与HDL的导出，数字信号由M_list为                                                的m序列，信号率为在10~100kbps内可按10kbps步进可调；伪随机信号Noise_list为的噪声序列；数据率为10Mbps，误差绝对值不大于1%；Manchester_cod是对M_list信号的曼切斯特编码后的输出信号，目的在于更加便于提取出位同步信号。

所述FPGA中配置NiosII软核通过SOPC Builder中调用IP库组建实现，主要由NiosII CPU、SDRAM控制器、通用IO、EPCS控制器、system ID、JTAG UART，与外部链接的端口主要五个部分，分别是系统时钟与复位、TFT LCD控制信号线、触摸屏控制信号线、SDRAM接口控制线、序列信号发生器控制信号线等，构成了整个系统的软件底层硬件平台部分，系统时钟100MHZ。

所述片外存储模块中，采用片上SDRAM控制接口IP，将调用的IP模块的接口连接至片外SDRAM接口，SDRAM的时钟信号CLK采用FPGA的内部PLL生成。