[实用新型]伪随机码电法仪

权利要求书

1.伪随机码电法仪，其特征在于，包括发射机和接收机：

发射机包括FPGA处理模块、稳流源模块和ADC数据采集模块：

FPGA处理模块包括主控CPU和与之连接的用于时序控制的FPGA；

稳流源模块包括依次连接的驱动电路、稳流电源和标准电阻；

ADC数据采集模块包括依次连接的运算放大器、差分放大器、ADC、双口RAM、DSP，还包括用于算法集成的CPLD，所述CPLD分别与ADC、双口RAM和DSP连接，所述FPGA通过同步接口与CPLD连接，所述DSP连接有RAM，且通过USB控制器连接在PC上位机上；

接收机包括依次连接的SMA接头、运算放大器、差分放大器、ADC、FPGA和DSP，还包括分别与FPGA和DSP连接的主控CPU，DSP通过USB MCU模块连接在PC上位机上；

FPGA即现场可编程门阵列，ADC即模/数转换器，双口RAM即先进先出缓存，DSP即数字信号处理器，CPLD即复杂可编程逻辑器件，USB MCU即USB通讯专用单片处理器。

2.如权利要求1所述的伪随机码电法仪，其特征在于，所述FPGA处理模块和ADC数据采集模块上还设有电源模块、复位电路和时钟频率综合器。

3.如权利要求1所述的伪随机码电法仪，其特征在于，所述发射机和接收机的主控CPU上还分别连接有GPS全球定位系统和显示屏。

4.如权利要求1所述的伪随机码电法仪，其特征在于，所述接收机上还设有电源模块、复位电路、调试电路和时钟频率综合器。

5.如权利要求1所述的伪随机码电法仪，其特征在于，所述接收机的DSP上设有用于存储其处理完毕数据的SRAM。